基于FPGA的图形化组态方法和装置与流程

本发明涉及一种核电站中控制站设备算法组态的技术领域，尤其涉及一种基于FPGA的图形化组态方法和装置。

背景技术：

随着可编程逻辑器件的迅猛发展，现场可编程门阵列(Field Programmable Gate Array，简称FPGA)已经广泛应用于工业、军工、核电和航天等领域。并且对于只在FPGA上进行算法组态的非FPGA开发人员，可以通过图形化输入的方式完成预定的逻辑运算功能，由于采用这种图形化组态的输入方法，算法组态人员不需要了解HDL(硬件描述语言，英文全称Hardware Description Language)语言的相关知识，也能够通过图形化组态的输入方法快速地进行工程开发工作；所以图形化组态的输入方法在非FPGA开发人员应用FPGA进行工程开发工作中已经成为主流参数配置方式。

现有的基于FPGA技术的图形化组态方法就是把所有模块图形化，其中由于接口模块要具备通用性(适用于各种组态情况)，所以接口模块的所有接口需要全部罗列在图形化界面上，这样就导致组态算法部分与外部变量的接口非常多，占用了大量的资源、软件运行缓慢、增加了额外工作量。

技术实现要素：

为了解决现有技术在进行图形化组态的输入方法中存在的对占用资源大、软件运行慢、增加工作量的技术问题，本发明提供一种基于FPGA的图形化组态方法和装置，能够将外部变量接口变成参数可配，通过配置文件的设置，选择打开哪些接口或关闭哪些接口，让图形化接口图只显示打开的接口，便于使用。

为了实现上述目的，本发明提供的技术方案包括：

一种基于FPGA的图形化组态方法，其特征在于，所述方法包括：

有选择性地配置数据输入接口和/或数据输出接口，使得只有已经被选择的数据输入接口和/或数据输出接口对应的图形化接口图被显示；

通过被显示出来的图形化接口，进行组态算法的绘制，使得所述FPGA能够按照所述绘制后的组态算法进行逻辑运算。

优选地，有选择性地配置数据输入接口的方式为：当预定的数据输入接口需要作为被选择的数据输入接口时，被选择的数据输入接口按原来定义不变；当其他的数据输入接口不需要作为被选择的数据输入接口时，未被选择的数据输入接口在原定义基础上增加符号注释。

优选地，有选择性地配置数据输出接口的方式为：当预定的数据输出接口需要作为被选择的数据输出接口时，被选择的数据输出接口按原来定义不变；当其他的数据输出接口不需要作为被选择的数据输出接口时，未被选择的数据输出接口在原定义基础上增加符号注释。

优选地，配置所述输入参数接口用Verilog语言实现，并采用宏定义的方式，对需要选择的数据输入接口端口进行宏定义的配置。

另一方面，本发明还提供一种基于FPGA的图形化组态装置，其特征在于，所述装置包括：

数据接口配置单元，设置成对预定的数据输入接口和/或数据输出接口进行配置，使得只有已经被选择的数据输入接口和/或数据输出接口对应的图形化接口图被显示；

组态算法编辑单元，将所述被显示出来的图形化接口，按照自定义进行组态算法的绘制，使得所述FPGA能够按照所述绘制后的组态算法进行逻辑运算。

优选地，所述数据输入接口配置单元对数据输入接口的配置方式为：当预定的数据输入接口需要作为被选择的数据输入接口时，被选择的数据输入接口按原来定义不变；当其他的数据输入接口不需要作为被选择的数据输入接口时，未被选择的数据输入接口在原定义基础上增加符号注释。

优选地，所述数据输出接口配置单元对数据输出接口的配置方式为：当预定的数据输出接口需要作为被选择的数据输出接口时，被选择的数据输出接口按原来定义不变；当其他的数据输出接口不需要作为被选择的数据输出接口时，未被选择的数据输出接口在原定义基础上增加符号注释。

优选地，所述数据输入接口配置单元配置所述输入参数接口用Verilog语言实现，并采用宏定义的方式，对需要选择的数据输入接口端口进行宏定义的配置。

采用本发明提供的上述实施方式，至少可以获得以下有益效果中的一种：

1、可以对数据输入接口和/或数据输出接口通过参数进行配置，选择打开哪些接口或关闭哪些接口，让图形化接口只显示打开的接口，使接口图简单、清晰、占用更少的资源、减少额外的工作量等。

2、对数据输入接口和/或数据输出接口通过参数进行配置方式，通过注释来区分，能让非FPGA开发人员快速掌握并理解。

发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书变得显而易见，或者通过实施本发明的技术方案而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构和/或流程来实现和获得。

附图说明

图1为本发明实施例一提供的一种基于FPGA的图形化组态方法的流程图；

图2为本发明实施例一提供的一种基于FPGA的图形化组态装置的结构框图；

图3为本发明实施例二提供的一种基于FPGA的图形化组态方法的流程图；

图4为本发明实施例二提供的一种基于FPGA的图形化组态装置的结构框图；

图5为本发明实施例二提供的另一种基于FPGA的图形化组态装置的结构框图；

图6为本发明实施例二提供的一种输入输出数据接口配置的示意图；

图7为本发明实施例二提供的另一种输入输出数据接口配置的示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，这些具体的说明只是让本领域普通技术人员更加容易、清晰理解本发明，而非对本发明的限定性解释；并且只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

另外，在附图的流程图示出的步骤可以在诸如一组控制器可执行指令的控制系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

下面通过附图和具体实施例，对本发明的技术方案进行详细描述：

实施例一

如图1所示，本发明提供一种基于FPGA的图形化组态方法，该方法包括：

S101、配置需要打开的数据输入接口：有选择性地配置数据输入接口，使得只有已经被选择的数据输入接口对应的图形化接口图被显示，即用户可以预先想好需要哪几种接口图，然后配置与预计需要接口图对应的通道打开，打开的方式就是通过将需要打开通道的参数配置成与不需要打开通道的参数配置成不同，这样只有之前想好需要用到的算法对应的接口图被显示；

S102、通过输入接口对应的显示界面，进行组态算法的绘制：通过被显示出来的图形化接口，进行组态算法的绘制，使得FPGA能够按照绘制后的组态算法进行逻辑运算；需要说明的是本实施例中的算法可以是软件、也可以是通过硬件的，还可以是部分用软件，部分用硬件来实现，并且多种算法中还可以有相同的算法出现；本实施例中的组态(Configure)”的含义是“配置”、“设定”、“设置”等意思，是指用户通过类似“搭积木”的简单方式来完成自己所需要的软件功能，而不需要编写计算机程序，也就是所谓的“组态”，所以它有时候也称为“二次开发”，组态软件就称为“二次开发平台”；

S103、通过预定的输出接口输出组态算法结果：即可以通过预定设计好的通道将结果输出。当然本实施例提供中的基于FPGA的图形化组态方法的输出接口可以不限于次，还可以设置成也让用户进行自定义配置。

如图2所示，本实施例还提供一种基于FPGA的图形化组态装置，该装置包括：

数据输入接口配置单元210，设置成对预定的数据输入接口220进行配置，使得只有已经被选择的数据输入接口对应的图形化接口图被显示；例如图2所示，可以将输入接口1、3、6、8、9打开，这样就可以编辑与输入接口对应1、3、6、8、9对应的算法组态；

组态算法编辑单元230，将被显示出来的图形化接口，按照自定义进行组态算法的绘制，使得FPGA能够按照绘制后的组态算法进行逻辑运算；将不同输入接口将数据输入至自定义的算法模块，然后将这些算法模块按照自定义的方法进行算法组合；例如算法1(231)和算法2(232)对应图形进行串联式的编辑；对算法3(233)和算法4(234)对应图形进行串联式的编辑；然后再将两个串联后的四者进行并联编辑，并且这里列举的四种算法可以是软件、也可以是通过硬件的，还可以是部分用软件，部分用硬件来实现，并且多种算法中还可以有相同的算法出现；

数据输出接口240，系统预先配置预定数量的接口作为组态算法编辑单元230编辑好算法，并将数据输入接口220输入的数据按照编辑后算法进行运算的结果输出。

需要说明的是，图1和图2只对数据输入接口220提供的可选择性配置的功能，还可以将数据输出接口240设置成可选择性配置，也可以将二者都设置成可选择性的配置。

采用本实施例提供的上述实施方式，至少可以获得以下有益效果：

可以对数据输入接口和/或数据输出接口通过参数进行配置，选择打开哪些接口或关闭哪些接口，让图形化接口只显示打开的接口，使接口图简单、清晰、占用更少的资源、减少额外的工作量等。即数据输入/输出接口模块中的条件编译命令与模块图形化显示的有效结合，使FPGA具备了更具应用性的用户交互界面。

实施例二

实施例二在实施例一的基础上进一步优化基于FPGA的图形化组态方法和测试装置，其中对于方法中相同的步骤，装置中相同的模块单元，虽然附图标记不同，但是实质相同，在实施例二中不再重复阐述。

如图3所示，本实施例提供的一种基于FPGA的图形化组态方法中：

S301、除了可以配置数据输入接口，还可以：有选择性地配置数据输出接口，使得绘制后的组态算法运算的结果，从已经被选择的数据输出接口输出；

S302、通过输入接口对应的显示界面，进行组态算法的绘制；

S303、通过配置的数据输出接口：将步骤S302的组态算法计算得出的结果通过步骤S301选择的数据输出接口输出。

优选地，步骤S301中，有选择性地配置数据输入接口的方式为：当预定的数据输入接口需要作为被选择的数据输入接口时，被选择的数据输入接口按原来定义不变；当其他的数据输入接口不需要作为被选择的数据输入接口时，未被选择的数据输入接口在原定义基础上增加符号注释。

优选地，步骤S301中，有选择性地配置数据输出接口的方式也为：当预定的数据输出接口需要作为被选择的数据输出接口时，被选择的数据输出接口按原来定义不变；当其他的数据输出接口不需要作为被选择的数据输出接口时，未被选择的数据输出接口在原定义基础上增加符号注释。

优选地，步骤S301中，配置输入参数接口用Verilog语言(Verilog的设计初衷是成为一种基本语法与C语言相近的硬件描述语言。这是因为C语言在Verilog设计之初，已经在许多领域得到广泛应用，C语言的许多语言要素已经被许多人习惯。一种与C语言相似的硬件描述语言，可以让电路设计人员更容易学习和接受。不过，Verilog与C语言还是存在许多差别。另外，作为一种与普通计算机编程语言不同的硬件描述语言，它还具有一些独特的语言要素，例如向量形式的线网和寄存器、过程中的非阻塞赋值等)实现，并采用宏定义的方式，对需要选择的数据输入接口端口进行宏定义的配置；当然步骤S301中配置参数输出接口也可以采用同样的方式。

如图4、图5所示，本实施例提供的基于FPGA的图形化组态装置中设置有数据输入输出接口单元(也称数据接口单元)410/510，数据输入输出接口单元不仅能像实施例一那样配置数据输入接口，还可以对数据输出接口进行配置，即还构成了数据输出接口配置单元，该数据输出接口配置单元设置成对预定的数据输出接口进行配置，使得绘制后的组态算法运算的结果，从已经被选择的数据输出接口输出。

如图4所示，可以选择数据输入接口1、3、6、8、9打开；而数据输出接口2、3、5、7、8打开；用户还可以根据自己的需求，选择其他数据输入/输出接口，例如，按照图5进行配置：选择数据输入接口2、3、6、7、10打开，而数据输出接口4、6、7、10、12打开。

优选地，数据输入接口配置单元对数据输入接口的配置方式为：当预定的数据输入接口需要作为被选择的数据输入接口时，被选择的数据输入接口按原来定义不变；当其他的数据输入接口不需要作为被选择的数据输入接口时，未被选择的数据输入接口在原定义基础上增加符号注释。

优选地，数据输出接口配置单元对数据输出接口的配置方式为：当预定的数据输出接口需要作为被选择的数据输出接口时，被选择的数据输出接口按原来定义不变；当其他的数据输出接口不需要作为被选择的数据输出接口时，未被选择的数据输出接口在原定义基础上增加符号注释。

更具体地：FPGA开发属于硬件开发，数据输入/输出接口的用户界面不会做的像软件那样人性化，但是有必要把数据输入/输出接口做成参数可配，便于使用。对参数可配的数据输入/输出接口的实现采用外置配置文件的方法，算法组态人员通过修改配置文件，确定接口模块需要在图形界面显示接口的个数和序号；配置文件虽然用Verilog语言实现，但是只涉及一些定义语句，不涉及其他复杂语句，能让非FPGA开发人员快速掌握并理解。参数可配接口(包括数据输入接口420、520和数据输出接口440、540)的实现采用外置配置文件的方法，配置文件用Verilog实现，Verilog内部采用宏定义语法。语法格式为“`define xxx”，该语法表示定义了“xxx”这个宏。配置文件内要定义输入/输出接口的所有数据端口，并把该配置文件开放给算法组态人员，算法组态人员根据自己的组态算法图选择使用哪些数据端口，使用的端口按原定义不变，不使用的端口把原定义用符号“//”注释掉。

相应的数据输入/输出接口代码要采用verilog的条件编译命令进行编写。语法格式为“`ifdef xxx”，该语法表示如果出现“xxx”这个宏名，则执行下面的代码，如果没有出现，则不执行下面的代码。直接在端口定义处添加该语法，可以直接对数据端口进行配置。

采用上述方法实现后，算法组态人员通过外置配置文件，直接控制数据输入/输出接口，图形化算法组态中只会显示已经配置的需要的数据接口，未配置的不在图形化界面显示，使数据接口更容易操作

优选地，数据输入输出接口配置单元410、510配置输入参数接口用Verilog语言实现，并采用宏定义的方式，对需要选择的数据输入接口端口进行宏定义的配置。

更具体地，如图6所示，本实施例使用的FPGA开发工具Libero soc(一种组态开发工具)中的smartdesign(图形编辑的功能模块)进行图形化算法组态工作。通过外置配置文件，确定图形化显示的输入/输出数据接口的数量，打开的输入数据接口di001-di010，输出数据接口do011-do020。并且，用户可以修改外置配置文件之后，输入/输出数据接口会进行更新，如图7所示，打开的输入数据接口di001-di010、di041-di050，输出数据接口do011-do020、do031-do040。

采用本实施例进一步优选的技术方案，至少可以获得以下有益效果：

对数据输入接口和/或数据输出接口通过参数进行配置方式，通过注释来区分，能让非FPGA开发人员快速掌握并理解。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后需要说明的是，上述说明仅是本发明的最佳实施例而已，并非对本发明做任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围内，都可利用上述揭示的做法和技术内容对本发明技术方案做出许多可能的变动和简单的替换等，这些都属于本发明技术方案保护的范围。