电子设备的制作方法

本实用新型涉及电子产品技术领域，特别是涉及一种电子设备。

背景技术：

目前，电脑的主板上具有许多备用接口，这些备用接口中包括SATA(Serial Advanced Technology Attachment的缩写，中文名：串行高级技术附件)接口和PCIE(Peripheral Component Interconnect Express的缩写，中文名：外设部件互连标准扩展，其为最新的总线和接口标准，原名为“3GIO”)接口。SATA接口和PCIE接口为最常用的接口类型。电脑可以通过SATA接口连接SATA设备，通过PCIE接口连接PCIE设备。

在实现上述技术方案的过程中，发明人发现现有技术中至少存在如下问题：电脑主板上这种多种不同类型接口的设计直接增加了电脑的设计空间和成本。如何降低电脑的设计空间和成本成为本领域技术人员研究的重点。

技术实现要素：

有鉴于此，本实用新型提供一种电子设备，主要目的在于降低电子设备的设计空间和成本。

为达到上述目的，本实用新型主要提供如下技术方案：

本实用新型的实施例提供一种电子设备，包括：

芯片组，其具有总线信号输出端，所述总线信号输出端复用为SATA信号输出端或PCIE信号输出端；

第一连接接口，所述第一连接接口为输入输出接口，所述第一连接接口与所述总线信号输出端电连接，所述第一连接接口复用为SATA接口或PCIE接口；

其中，当所述第一连接接口复用为SATA接口时，所述总线信号输出端复用为SATA信号输出端，所述芯片组通过所述总线信号输出端向所述第一连接接口发送SATA信号；

当所述第一连接接口复用为PCIE接口时，所述总线信号输出端复用为PCIE信号输出端，所述芯片组通过所述总线信号输出端向所述第一连接接口发送PCIE信号。

本实用新型的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的电子设备，其中，所述芯片组上设有在位信号输入端和设备识别信号输入端；

所述在位信号输入端和所述设备识别信号输入端分别与所述第一连接接口电连接；

所述芯片组通过所述在位信号输入端和所述设备识别信号输入端接收来自第一连接接口的在位信号和设备识别信号，并根据设定的第一规则，通过所述总线信号输出端向所述第一连接接口输出SATA信号或PCIE信号。

前述的电子设备，其中，所述第一规则满足：

当所述在位信号和所述设备识别信号均为低电平信号时，所述总线信号输出端复用为SATA信号输出端，所述芯片组通过所述总线信号输出端向所述第一连接接口输出SATA信号；

当所述在位信号为低电平信号，所述设备识别信号为高电平信号时，所述总线信号输出端复用为PCIE信号输出端，所述芯片组通过所述总线信号输出端向所述第一连接接口输出PCIE信号。

前述的电子设备，其中，所述第一规则满足：

当所述在位信号和所述设备识别信号均为低电平信号时，所述总线信号输出端复用为PCIE信号输出端，所述芯片组通过所述总线信号输出端向所述第一连接接口输出PCIE信号；

当所述在位信号为低电平信号，所述设备识别信号为高电平信号时，所述总线信号输出端复用为SATA信号输出端，所述芯片组通过所述总线信号输出端向所述第一连接接口输出SATA信号。

前述的电子设备，还包括：

SATA设备附件，其具有SATA接口和第二连接接口，所述第二连接接口具有在位信号输出端子、设备识别信号输出端子和总线信号输入端子；

其中，所述SATA设备附件通过所述SATA接口与外部SATA设备电连接；所述第二连接接口的在位信号输出端子、设备识别信号输出端子和总线信号输入端子分别通过所述第一连接接口与所述芯片组的在位信号输入端、识别信号输入端以及总线信号输出端一一对应电连接；

所述SATA设备附件配置为通过第二连接接口输出在位信号和设备识别信号，且用于在第一连接接口与外部SATA设备之间传输SATA信号的附件。

前述的电子设备，其中，所述第一连接接口为插槽式接口，所述第二连接接口为插头式接口；

或，所述第一连接接口为插头式接口，所述第二连接接口为插槽式接口。

前述的电子设备，还包括：

PCIE设备附件，其具有PCIE接口和第三连接接口，所述第三连接接口具有在位信号输出端子、设备识别信号输出端子和总线信号输入端子；

其中，所述PCIE设备附件通过所述PCIE接口与外部PCIE设备电连接；所述第三连接接口的在位信号输出端子、设备识别信号输出端子和总线信号输入端子分别通过所述第一连接接口与所述芯片组的在位信号输入端、识别信号输入端以及总线信号输出端一一对应电连接；

所述PCIE设备附件配置为通过第三连接接口输出在位信号和设备识别信号，且用于在第一连接接口与外部PCIE设备之间传输PCIE信号的附件。

前述的电子设备，其中，所述第一连接接口为插槽式接口，所述第三连接接口为插头式接口；

或，所述第一连接接口为插头式接口，所述第三连接接口为插槽式接口。

前述的电子设备为笔记本电脑、台式电脑或服务器。

借由上述技术方案，本实用新型电子设备至少具有以下有益效果：

在本实用新型提供的技术方案中，因为第一连接接口复用为SATA接口或PCIE接口，当第一连接接口复用为SATA接口与外部SATA设备连接时，芯片组通过总线信号输出端向第一连接接口发送SATA信号，从而实现芯片组与外部SATA设备之间的信号传输；当第一连接接口复用为PCIE接口与外部PCIE设备连接时，芯片组通过总线信号输出端向第一连接接口发送PCIE信号，从而实现芯片组与外部PCIE设备之间的信号传输。其中，使用同一个接口复用为SATA接口或PCIE接口，相对于现有技术中需要单独设计两个不同类型的接口，本实用新型提供的技术方案可以有效降低电子设备的设计空间和成本。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，并可依照说明书的内容予以实施，以下以本实用新型的较佳实施例并配合附图详细说明如后。

附图说明

图1是本实用新型的一实施例提供的一种电子设备的第一连接接口与芯片组连接的结构框图；

图2是本实用新型的一实施例提供的另一种电子设备通过SATA设备附件与SATA设备连接的结构框图；

图3是本实用新型的一实施例提供的另一种电子设备通过PCIE设备附件与PCIE设备连接的结构框图。

具体实施方式

为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本实用新型申请的具体实施方式、结构、特征及其功效，详细说明如后。在下述说明中，不同的“一实施例”或“实施例”指的不一定是同一实施例。此外，一或多个实施例中的特定特征、结构、或特点可由任何合适形式组合。

如图1所示，本实用新型的一个实施例提出的一种电子设备，包括芯片组1和第一连接接口2。

如图1所示，芯片组1具有总线信号输出端11。该总线信号输出端11复用为SATA信号输出端或PCIE信号输出端，换句话说：该总线信号输出端11既可以用来输出SATA信号，也可以用来输出PCIE信号。

如图1所示，第一连接接口2为输入输出接口。第一连接接口2具有总线信号输出端子21。第一连接接口2的总线信号输出端子21与芯片组1的总线信号输出端11电连接。第一连接接口2复用为SATA接口或PCIE接口，换句话说：该第一连接接口2既可以用来传输SATA信号，也可以用来传输PCIE信号。

其中，当第一连接接口2复用为SATA接口时，本实用新型电子设备可以通过该第一连接接口2与外部SATA设备10连接，此时总线信号输出端11复用为SATA信号输出端，芯片组1通过总线信号输出端11向第一连接接口2发送SATA信号，并通过第一连接接口2将该SATA信号传输给外部SATA设备10，从而实现芯片组1与外部SATA设备10之间的信号传输。

当上述的第一连接接口2复用为PCIE接口时，本实用新型电子设备可以通过该第一连接接口2与外部PCIE设备20连接，此时总线信号输出端11复用为PCIE信号输出端，芯片组1通过总线信号输出端11向第一连接接口2发送PCIE信号，并通过第一连接接口2将该PCIE信号传输给外部PCIE设备20，从而实现芯片组1与外部PCIE设备20之间的信号传输。

在上述提供的技术方案中，因为第一连接接口2既可以复用为SATA接口，也可以复用为PCIE接口，从而该同一个接口既可以充当SATA接口与外部SATA设备10连接，又可以充当PCIE接口与外部PCIE设备20连接，相对于现有技术中需要单独设计两个不同类型的接口，本实用新型提供的技术方案可以有效降低电子设备的设计空间和成本。

这里需要说明的是：在一个具体的应用示例中，前述的芯片组1和第一连接接口2均设置在电子设备的主板上。

上述电子设备的芯片组1应具有自动识别功能，以识别第一连接接口2连接的是SATA设备10还是PCIE设备20，并根据第一连接接口2所连接外设的类型，通过总线信号输出端11输出相应的总线信号。为了实现该功能，本实用新型的电子设备提供如下的实施方式：如图1所示，前述的芯片组1上设有在位信号输入端12和设备识别信号输入端13。前述的第一连接接口2上具有相应的在位信号输入端子22和设备识别信号输入端子23。芯片组1上的在位信号输入端12与第一连接接口2的在位信号输入端子22电连接。芯片组1上的设备识别信号输入端13与第一连接接口2的设备识别信号输入端子23电连接。其中，芯片组1通过在位信号输入端12和设备识别信号输入端13接收来自第一连接接口2的在位信号和设备识别信号，并根据设定的第一规则，通过总线信号输出端11向第一连接接口2的总线信号输出端子21输出SATA信号或PCIE信号。

具体在实施上述的技术方案时，前述的SATA设备10或与SATA设备10连接的附件应能输出在位信号和设备识别信号，当SATA设备10或与SATA设备10连接的附件与第一连接接口2连接时，可以通过第一连接接口2的在位信号输入端子22向芯片组1的在位信号输入端12输入在位信号，并可以通过第一连接接口2的设备识别信号输入端子23向芯片组1的设备识别信号输入端13输入设备识别信号。其中，芯片组1通过在位信号输入端12和设备识别信号输入端13接收到SATA设备10输入的在位信号和设备识别信号后，根据设定的第一规则，通过总线信号输出端11向第一连接接口2的总线信号输出端子21输出SATA信号。

同样的，前述的PCIE设备20或与PCIE设备20连接的附件也应能输出在位信号和设备识别信号，当PCIE设备20或与PCIE设备20连接的附件与第一连接接口2连接时，可以通过第一连接接口2的在位信号输入端子22向芯片组1的在位信号输入端12输入在位信号，并可以通过第一连接接口2的设备识别信号输入端子23向芯片组1的设备识别信号输入端13输入设备识别信号。其中，芯片组1通过在位信号输入端12和设备识别信号输入端13接收到PCIE设备20输入的在位信号和设备识别信号后，根据设定的第一规则，通过总线信号输出端11向第一连接接口2的总线信号输出端子21输出PCIE信号。

在一个具体的应用示例中，前述的第一规则应满足：当在位信号和设备识别信号均为低电平信号时，总线信号输出端11复用为SATA信号输出端，芯片组1通过总线信号输出端11向第一连接接口2的总线信号输出端子21输出SATA信号。当在位信号为低电平信号，设备识别信号为高电平信号时，总线信号输出端11复用为PCIE信号输出端，芯片组1通过总线信号输出端11向第一连接接口2的总线信号输出端子21输出PCIE信号。

这里需要说明的是：当采用上述示例中的第一规则时，SATA设备10或与SATA设备10连接的附件应能输出低电平在位信号和低电平设备识别信号。PCIE设备20或与PCIE设备20连接的附件应能输出低电平在位信号和高电平设备识别信号。

当然，在一个替代的实施例中，前述的第一规则也可以用其它的规则进行代替。在该替代的实施例中，前述的第一规则满足：当在位信号和设备识别信号均为低电平信号时，总线信号输出端11复用为PCIE信号输出端，芯片组1通过总线信号输出端11向第一连接接口2的总线信号输出端子21输出PCIE信号。当在位信号为低电平信号，设备识别信号为高电平信号时，总线信号输出端11复用为SATA信号输出端，芯片组1通过总线信号输出端11向第一连接接口2的总线信号输出端子21输出SATA信号。

这里需要说明的是：当采用上述替代示例中的第一规则时，相应的，SATA设备10或与SATA设备10连接的附件应能输出低电平在位信号和高电平设备识别信号。PCIE设备20或与PCIE设备20连接的附件应能输出低电平在位信号和低电平设备识别信号。

为了尽量减少对外部SATA设备10进行改动，如图2所示，外部SATA设备10优选的通过SATA设备附件3与第一连接接口2连接。该SATA设备附件3具有SATA接口32和第二连接接口31。第二连接接口31具有在位信号输出端子312、设备识别信号输出端子313和总线信号输入端子311。SATA设备附件3通过SATA接口32与外部SATA设备10电连接。SATA设备附件3通过第二连接接口31与第一连接接口2电连接。且第二连接接口31的在位信号输出端子312与第一连接接口2的在位信号输入端子22电连接，以使第二连接接口31的在位信号输出端子312通过第一连接接口2与芯片组1的在位信号输入端12电连接。第二连接接口31的设备识别信号输出端子313与第一连接接口2的设备识别信号输入端子23电连接，以使第二连接接口31的设备识别信号输出端子313通过第一连接接口2与芯片组1的设备识别信号输入端13电连接。第二连接接口31的总线信号输入端子311与第一连接接口2的总线信号输出端子21电连接，以使第二连接接口31的总线信号输入端子311通过第一连接接口2与芯片组1的总线信号输出端11电连接。其中，本实施例中的SATA设备附件3配置为能通过第二连接接口31输出在位信号和设备识别信号，且用于在第一连接接口2与外部SATA设备10之间传输SATA信号的附件。具体实现该SATA设备附件3功能的技术为现有技术中的常用技术，可以根据需要在现有技术中选取，在此不再赘述。

同样的，为了尽量减少对外部PCIE设备20进行改动，如图3所示，外部PCIE设备20优选的通过PCIE设备附件4与第一连接接口2连接。该PCIE设备附件4具有PCIE接口42和第三连接接口41。第三连接接口41具有在位信号输出端子412、设备识别信号输出端子413和总线信号输入端子411。PCIE设备附件4通过PCIE接口42与外部PCIE设备20电连接。PCIE设备附件4通过第三连接接口41与第一连接接口2电连接。且第三连接接口41的在位信号输出端子412与第一连接接口2的在位信号输入端子22电连接，以使第三连接接口41的在位信号输出端子412通过第一连接接口2与芯片组1的在位信号输入端12电连接。第三连接接口41的设备识别信号输出端子413与第一连接接口2的设备识别信号输入端子23电连接，以使第三连接接口41的设备识别信号输出端子413通过第一连接接口2与芯片组1的设备识别信号输入端13电连接。第三连接接口41的总线信号输入端子411与第一连接接口2的总线信号输出端子21电连接，以使第三连接接口41的总线信号输入端子411通过第一连接接口2与芯片组1的总线信号输出端11电连接。其中，本实施例中的PCIE设备附件4配置为能通过第三连接接口41输出在位信号和设备识别信号，且用于在第一连接接口2与外部PCIE设备20之间传输PCIE信号的附件。具体实现该PCIE设备附件4功能的技术为现有技术中的常用技术，可以根据需要在现有技术中选取，在此不再赘述。

在一个具体的应用示例中，前述的第一连接接口2为插槽式接口，相应的，第二连接接口31和第三连接接口41均为插头式接口。

然而，在一个替代的示例中，也可以是前述的第一连接接口2为插头式接口，第二连接接口31和第三连接接口41均为插槽式接口。

本实用新型实施例提供的电子设备可以为笔记本电脑、台式电脑或服务器，本领域的技术人员应当理解，笔记本电脑、台式电脑或服务器仅为示例，并不用于对本实施例的技术方案进行限制，其他类型的电子设备也都适用。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。