一种基于DDS的高分辨率信号发生器的制作方法

本实用新型属于信号发生器技术领域，特别是涉及一种基于DDS的高分辨率信号发生器。

背景技术：

信号源作为一种基本电子设备无论是在教学、科研还是在部队技术保障中，都有着广泛的使用。信号源作为一种通用电子测试仪器是我军进行高科技战争不可缺少的一种测试仪器。因此，从理论到工程对信号的发生进行深入研究，不论是从教学科研角度，还是从部队技术保障服务角度出发都有着积极的意义。随着科学技术的发展和测量技术的进步，对信号源的要求越来越高，普通的信号发生器已无法满足目前日益发展的数字技术领域科研和教学的需要DDS技术是一种新兴的频率合成技术，要求具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻等优点。

技术实现要素：

本实用新型的目的在于提供一种基于DDS的高分辨率信号发生器，通过利用在FPGA的片上可编程系统，在FPGA的片上集成DDS组件和PLL，实现宽带扫频信号输出，并且在FPGA的片上集成单片机扩展接口，用于接入不同控制类型的单片机作为控制器件，使得该信号发生器具有高度的开发性。

本实用新型是通过以下技术方案实现的：

本实用新型为一种基于DDS的高分辨率信号发生器，包括FPGA模块上集成有微处理器、PLL时钟、单片机扩展接口、存储器ROM和DDS组件模块；

其中，所述单片机扩展接口用于外接单片机；PLL时钟实现基准时钟的分频和倍频，使系统时钟更加稳定精确为SDROM和DDS电路提供基准时钟；

其中，所述DDS组件模块包括DDS、LPF、AMP、PD、LF和VOC；所述DDS的输入信号依次通过LPF、AMP、LPF、PD、LF和VOC得到输入信号的输出数据；LPF和AMP组成低通滤波器，通过LPF输出一个较纯净的波信号；存储器ROM中的查询表用于实现从相位累加器输出的相位值带幅度值的转换，然后送到DAC转换模块将幅度值的数字量转变为模拟量。

所述FPGA模块连接有FLASH存储器、SDRAM存储器、USB通信模块、显示模块、电源模块、JTAG接口、DAC转换模块和输入模块；

其中，所述FLASH存储器和SDRAM存储器均用于存储输入信号，并将DDS组件模块处理后得到的输入信号的输出数据存入存储器ROM，从存储器ROM中读取函数ROM表中的数据，处理后将数据发送至DAC转换模块得到波形信号输出。

进一步地，所述USB通信模块用于信号发生器的FLASH存储器和SDRAM存储器上的数据读取。

进一步地，所述显示模块用于显示信号发生器的输出数据的波形图。

进一步地，所述输入模块为键盘或触摸屏。

本实用新型具有以下有益效果：

本实用新型通过利用在FPGA的片上可编程系统，充分利用软逻辑，可以得到较高的频率分辨率、较宽的频率带宽，提高波形频率的稳定性；在FPGA的片上集成DDS组件和PLL，实现宽带扫频信号输出，具有相位噪声低，杂散抑制好，跳频速度快；并且在FPGA的片上集成单片机扩展接口，用于接入不同控制类型的单片机作为控制器件，使得该信号发生器具有高度的开发性。

当然，实施本实用新型的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的一种基于DDS的高分辨率信号发生器的系统图；

图2为DDS组件模块的系统图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

请参阅图1和图2所示，本实用新型为一种基于DDS的高分辨率信号发生器，包括FPGA模块上集成有微处理器、PLL时钟、单片机扩展接口、存储器ROM和DDS组件模块；

其中，单片机扩展接口用于外接单片机；PLL时钟实现基准时钟的分频和倍频，使系统时钟更加稳定精确为SDROM和DDS电路提供基准时钟；

其中，DDS组件模块包括DDS、LPF、AMP、PD、LF和VOC；所述DDS的输入信号依次通过LPF、AMP、LPF、PD、LF和VOC得到输入信号的输出数据；LPF和AMP组成低通滤波器，采用HMC478放大器，通过LPF输出一个较纯净的波信号；存储器ROM中的查询表用于实现从相位累加器输出的相位值带幅度值的转换，然后送到DAC转换模块将幅度值的数字量转变为模拟量。

DDS选用AD9852芯片，PD选用ADF4113鉴相芯片。

FPGA模块连接有FLASH存储器、SDRAM存储器、USB通信模块、显示模块、电源模块、JTAG接口、DAC转换模块和输入模块；

其中，FLASH存储器和SDRAM存储器均用于存储输入信号，并将DDS组件模块处理后得到的输入信号的输出数据存入存储器ROM，从存储器ROM中读取函数ROM表中的数据，处理后将数据发送至DAC转换模块得到波形信号输出。

其中，USB通信模块用于信号发生器的FLASH存储器和SDRAM存储器上的数据读取。

其中，显示模块用于显示信号发生器的输出数据的波形图。

其中，输入模块为键盘或触摸屏。

当单片机扩展接口上未接入单片机时，FPGA模块上的微处理器作用于DDS组件模块；

当FPGA模块上的微处理器监视到单片机扩展接口上接入单片机，单片机向微处理器发出终止微处理器工作的命令，通过单片机作用于DDS组件模块，实现对该发生器的扩展和开发。

LPF，是“Low Pass Filter”的缩写，意为“低通滤波器”。就是让低频信号通过，阻止高频信号通过。

PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。

鉴相器(phasedetector，PD)，是能够鉴别出输入信号的相差的器件，是使输出电压与两个输入信号之间的相位差有确定关系的电路。

以上公开的本实用新型优选实施例只是用于帮助阐述本实用新型。优选实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本实用新型。本实用新型仅受权利要求书及其全部范围和等效物的限制。