信号转换电路及用户终端的制作方法

本实用新型涉及信号转换技术领域，尤其涉及一种信号转换电路及采用该信号转换电路的用户终端。

背景技术：

目前主流主板中央处理器(Central Processing Unit，CPU)一般输出数据信号为MIPI/LVDS信号，例如主板CPU通过MIPI_P0/N0、MIPI_P1/N1、MIPI_P2/N2、MIPI_P3/N3与MIPI_CLKP/CLKN接口输出MIPI信号，或者通过LVDS_P0/N0、LVDS_P1/N1、LVDS_P2/N2、LVDS_P3/N3及LVDS_CLKP/CLKN接口输出LVDS信号，而高端液晶显示模组(例如全高清(Full High Definition，FHD)或2K分辨率以上)多数为eDP接口(eDP_P0/N0、eDP_P1/N1、eDP_P2/N2、eDP_P3/N3及eDP_AUXP/AUXN)，即高端液晶显示模组需要输入的数据信号为eDP信号。由于主板CPU输出信号(MIPI/LVDS信号)与高端液晶显示模组要求的输入信号(eDP信号)不一致，导致主板CPU与高端液晶显示模组之间不能进行有效通信，更不能架成有效可靠安全的系统。

针对以上现状，多数厂商会选择更新主板CPU或更换液晶显示模组，但是，如果更新主板CPU将会增加新CPU导入的调试验证成本以及更大的时间成本；如果更换液晶显示模组将会使得降低产品竞争力，不利于厂商发展。

技术实现要素：

有鉴于此，本实用新型的目的在于提供一种信号转换电路及用户终端，能够将MIPI/LVDS信号转换成eDP信号，结构简单，成本低。

本实用新型提供一种信号转换电路，用于将MIPI/LVDS信号转换成eDP信号，所述信号转换电路包括信号转换单元、晶振单元、多个滤波单元、多个磁珠、第一电阻、第二电阻、第三电阻及第一电容，所述信号转换单元与所述晶振单元电连接，所述多个滤波单元分别电连接至所述信号转换单元的多个模拟电源端，所述多个模拟电源端分别电连接至所述多个磁珠的第一端，所述多个磁珠的第二端分别接收外部参考电压；所述第一电阻的第一端接地，所述第一电阻的第二端电连接至所述信号转换单元的地址端，所述第一电阻的第二端还电连接至所述第二电阻的第一端，所述第二电阻的第二端电连接至所述信号转换单元的内部电源端，所述第一电容的第一端电连接至所述第一电阻的第一端，所述第一电容的第二端电连接至所述信号转换单元的复位端，所述第一电容的第二端还电连接至所述第三电阻的第一端，所述第三电阻的第二端电连接至所述第二电阻的第二端；所述信号转换单元的信号输入端接收MIPI/LVDS信号，所述信号转换单元对所述MIPI/LVDS信号进行处理得到eDP信号，并通过所述信号转换单元的信号输出端输出所述eDP信号。

具体地，所述信号转换单元的控制指令设置端接收控制信号，以将MIPI信号转换成eDP信号或者将LVDS信号转换成eDP信号。

具体地，所述晶振单元包括第二电容、第三电容、第四电阻及晶体，所述第二电容的第一端接地，所述第二电容的第二端电连接至所述信号转换单元的时钟输入端，所述第三电容的第一端电连接至所述第二电容的第一端，所述第三电容的第二端电连接至所述信号转换单元的时钟输出端，所述第四电阻的第一端电连接至所述第二电容的第二端，所述第四电阻的第二端电连接至所述第三电容的第二端，所述晶体的第一端电连接至所述第二电容的第二端，所述晶体的第二端电连接至所述第三电容的第二端。

具体地，所述多个滤波单元均包括第四电容与第五电容，所述第四电容的第一端接地，所述第四电容的第二端电连接至所述信号转换单元的模拟电源端，所述第五电容的第一端电连接至所述第四电容的第一端，所述第五电容的第二端电连接至所述第四电容的第二端。

具体地，所述信号转换电路还包括第五电阻，所述第五电阻的第一端电连接至所述信号转换单元的外部电阻端，所述第五电阻的第二端接地。

具体地，所述信号转换电路还包括调试单元与第六电阻，所述调试单元的第一测试端电连接至所述信号转换单元的第一测试端，所述调试单元的第二测试端电连接至所述信号转换单元的第二测试端，所述调试单元的第三测试端电连接至所述第六电阻的第一端，所述第六电阻的第二端分别电连接至所述信号转换单元的内部电源端。

本实用新型还提供一种用户终端，所述用户终端包括处理器与液晶显示模组，所述用户终端还包括如上所述的信号转换电路，所述信号转换单元的信号输入端电连接至所述处理器，所述信号转换单元的信号输出端电连接至所述液晶显示模组。

由此可见，本实用新型提供的一种信号转换电路及用户终端，能够将MIPI/LVDS信号转换成eDP信号，以满足使用原主板CPU或原液晶显示模组的信号要求，同时信号转换电路需要的电子元器件少，结构简单，成本低。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为本实用新型实施例提供的信号转换电路的结构框图。

图2为本实用新型实施例提供的信号转换电路的电路结构示意图。

具体实施方式

为了更进一步阐述本实用新型为达成预期目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本实用新型进行详细说明如下。

请参考图1与图2，图1为本实用新型实施例提供的信号转换电路100的结构框图，图2为本实用新型实施例提供的信号转换电路100的电路结构示意图。信号转换电路100用于将MIPI/LVDS信号转换成eDP信号，如图1与图2所示，信号转换电路100包括信号转换单元U1、晶振单元102、多个滤波单元103、多个磁珠L、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1。具体地，在本实施例中，信号转换单元U1与晶振单元102电连接。多个滤波单元103分别电连接至信号转换单元U1的多个数字电源端VCC18_RXPLL,VCC18_AUX,VCC18_EXT,VCC18_EPLL,VCC18_BGP,VCC18_SPLL,VCC18_XTAL,VCC18_MLRX，具体地，在本实施例中，信号转换单元U1中的每个数字电源端均与滤波单元103电连接。多个模拟电源端分别电连接至多个磁珠L的第一端，多个磁珠L的第二端分别接收外部参考电压VCC1.8V，具体地，每个数字电源端与一个磁珠L的第一端电连接，从而接收外部参考电压VCC1.8V，其中，磁珠L用于抑制电源线上的高频噪声和尖峰干扰。第一电阻R1的第一端接地，第一电阻R1的第二端电连接至信号转换单元U1的地址端，第一电阻R1的第二端还电连接至第二电阻R2的第一端，第二电阻R2的第二端电连接至信号转换单元U1的内部电源端VDD，第一电容C1的第一端电连接至第一电阻R1的第一端，第一电容C1的第二端电连接至信号转换单元U1的复位端RESET_N，第一电容C1的第二端还电连接至第三电阻R3的第一端，第三电阻R3的第二端电连接至第二电阻R2的第二端。具体地，在本实施例中，第一电阻R1与第二电阻R2可设置信号转换单元U1的I2C器件地址。具体地，在本实例中，第三电阻R3与第一电容C1共同构成复位单元，以实现对信号转换单元U1进行复位。第一电阻R1与第二电阻R2共同构成器件地址选择单元，以实现对信号转换单元U1的寻址，例如对信号转换单元U1的最高地址或最低地址的地址选择。其中，信号转换单元U1可以但不限于型号为LT8911B的信号转换芯片。

具体地，在本实施例中，信号转换单元U1的信号输入端105接收MIPI/LVDS信号，信号转换单元U1对MIPI/LVDS信号进行处理得到eDP信号，并通过信号转换单元U1的信号输出端106输出eDP信号。具体地，信号转换单元U1的控制指令设置端108接收控制信号，以将MIPI信号转换成eDP信号或者将LVDS信号转换成eDP信号。其中，控制指令设置端108包括时钟端S_SCL与数据端S_SDA，时钟端S_SCL与时钟线SCL连接，数据端S_SDA与数据线SDA连接。

具体地，晶振单元102包括第二电容C2、第三电容C3、第四电阻R4及晶体Y1，第二电容C2的第一端接地，第二电容C2的第二端电连接至信号转换单元U1的时钟输入端XTAL1，第三电容C3的第一端电连接至第二电容C2的第一端，第三电容C3的第二端电连接至信号转换单元U1的时钟输出端XTAL0，第四电阻R4的第一端电连接至第二电容C2的第二端，第四电阻R4的第二端电连接至第三电容C3的第二端，晶体Y1的第一端电连接至第二电容C2的第二端，晶体Y1的第二端电连接至第三电容C3的第二端。晶振单元102用于向信号转换单元U1提供精准的外部时钟信号，作为信号转换单元U1内部时钟信号的参考时钟。

具体地，多个滤波单元103均包括第四电容C4与第五电容C5，第四电容C4的第一端接地，第四电容C4的第二端电连接至信号转换单元U1的模拟电源端，第五电容C5的第一端电连接至第四电容C4的第一端，第五电容C5的第二端电连接至第四电容C4的第二端。

具体地，在一实施方式中，信号转换电路100还包括第五电阻R5、调试单元104与第六电阻R6。第五电阻R5的第一端电连接至信号转换单元U1的外部电阻端R6K，第五电阻R5的第二端接地。调试单元104的第一测试端电连接至信号转换单元U1的第一测试端GPIO4_PSREN。调试单元104的第二测试端电连接至信号转换单元U1的第二测试端GPIO5_IRQO2。调试单元104的第三测试端电连接至第六电阻R6的第一端，第六电阻R6的第二端分别电连接至信号转换单元U1的内部电源端VDD，调试单元104的第三测试端还电连接至信号转换单元U1的第三测试端GPIO6_EN。调试单元104的第四测试端电连接至信号转换单元U1的第四测试端GPIO7_ETXHP。调试单元104可用于测试信号转换单元U1的性能，以及测试信号转换单元U1是否将MIPI/LVDS信号转换成eDP信号，从而保证信号转换单元U1的可靠性。

具体地，本实用新型实施例还提供一种用户终端，用户终端包括处理器(Central Processing Unit，CPU)、液晶显示模组及信号转换电路100。信号转换电路100的输入端与处理器电连接，以接收处理器发送的MIPI/LVDS信号。信号转换电路100的输出端与液晶显示模组电连接，以将eDP信号发送至液晶显示模组。具体地，信号转换单元U1的信号输入端电连接至处理器，信号转换单元U1的信号输出端电连接至液晶显示模组。其中，用户终端可以但不限于LCD电视，例如在其他实施例中，用户终端还可以为平板电脑或LCD模组等。

由此可见，本实用新型实施例提供的一种信号转换电路100及用户终端，能够将MIPI/LVDS信号转换成eDP信号，以满足使用原主板CPU或原液晶显示模组的信号要求，同时信号转换电路100需要的电子元器件少，结构简单，成本低。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。