一种加密板卡的制作方法

本实用新型涉及数据处理技术领域，特别涉及一种加密板卡。

背景技术：

随着信息安全化的发展，对数据信息进行加密存储已成为当前发展趋势。当前，在对服务器设备中的数据信息进行加密存储时，主要是利用加密板卡对服务器设备中的数据信息进行加解密处理。

目前的加密板卡的处理器主要采用DSP(Digital Signal Processor，数字信号处理器)，由于DSP的处理器能够实现的功能有限，采用DSP处理器的加密板卡在对数据信息进行加解密时，还需要在加密板卡中设置额外的芯片，从而实现加密板卡的加解密功能。例如，采用DSP处理器的加密板卡中还需要设置生成随机数的芯片。由于加密板卡用于对服务器的数据信息进行加解密，对于集成化越来越高的服务器，对加密板卡的体积有严格的限制，而采用DSP处理器的加密板卡中还需要设置额外的芯片，会造成加密板卡的体积较大。

综上所示，现有的加密板卡体积较大，不利于集成化。

技术实现要素：

本实用新型提供一种加密板卡，用以解决现有的加密板卡体积较大，不利于集成化的问题。

基于上述问题，本实用新型实施例提供一种加密板卡，包括：用于存储数据的第一存储模块和第二存储模块，还包括使用不同算法加密的多个加密芯片和使用所述多个加密芯片对数据进行加解密处理的PowerPC处理器；

所述PowerPC处理器与所述多个加密芯片连接；

所述PowerPC处理器与所述第一存储模块和所述第二存储模块连接。

由于本实用新型实施例的加密板卡使用的处理器为PowerPC处理器，PowerPC处理器相对于其他处理器功能更加强大，可以有效减少外界芯片的个数；并且PowerPC处理器体积较小，从而PowerPC处理器的加密板卡体积较小，提高集成化程度。

可选的，所述第一存储模块为NORFLASH，所述第二存储模块为DDR3。

可选的，所述NORFLASH通过总线接口与所述PowerPC处理器连接。

可选的，所述多个加密芯片为两个加密芯片；

其中，所述两个加密芯片中的第一加密芯片通过I²C接口与所述PowerPC处理器连接；

所述两个加密芯片中的第二加密芯片通过总线接口与所述PowerPC处理器连接。

可选的，所述专用加密芯片与所述PowerPC处理器之间还包括可编程逻辑器件CPLD；

所述CPLD的一端通过所述总线接口与所述PowerPC处理器连接，另一端与所述专用加密芯片连接。

可选的，所述PowerPC处理器通过PCIE接口与服务器连接。

可选的，所述PowerPC处理器还包括JTAG接口。

可选的，所述加密板卡还包括电压转换模块；

所述电压转换模块的一端通过PCIE接口与所述PowerPC处理器连接，另一端与服务器连接。

可选的，所述电压转换模块为四路并联的DC/DC转换器。

可选的，所述DC/DC转换器为RT7295C和/或低压差线性稳压器LDO。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例加密板卡的结构示意图一；

图2为本实用新型实施例加密板卡的结构示意图二；

图3为本实用新型实施例电压转换模块的结构示意图一；

图4为本实用新型实施例电压转换模块的结构示意图二。

具体实施方式

本实用新型实施例的加密板卡包括用于存储数据的第一存储模块和第二存储模块，还包括使用不同算法加密的多个加密芯片和使用所述多个加密芯片对数据进行加解密处理的PowerPC处理器；所述PowerPC处理器与所述多个加密芯片连接；所述PowerPC处理器与所述第一存储模块和所述第二存储模块连接。

由于本实用新型实施例的加密板卡使用的处理器为PowerPC处理器，PowerPC处理器相对于其他处理器功能更加强大。例如，PowerPC处理器内部集成有生成随机数的模块，不需要在加密板卡中额外增加生成随机数的模块。可以有效减少外界芯片的个数，从而采用PowerPC处理器的加密板卡体积较小，提高集成化程度。

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型一部分实施例，并不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，本实用新型实施例的一种加密板卡包括：第一存储模块101、第二存储模块102、多个加密芯片103和PowerPC处理器104；

其中，多个加密芯片103为使用不同算法的加密芯片；

具体的，每一个加密芯片103中定义有一种加密算法；不同的加密芯片103对不同的数据类型进行加解密处理。

PowerPC处理器104用于使用所述多个加密芯片对数据进行加解密处理。

由于本实用新型实施例是对服务器的数据进行加解密处理，即PowerPC处理器104用于使用所述多个加密芯片对服务器的数据进行加解密处理。

PowerPC处理器104与第一存储模块101连接；PowerPC处理器104与第二存储模块102连接；PowerPC处理器104与多个加密芯片中的每一个加密芯片103连接。

本实用新型实施例中的PowerPC处理器为基于C9000PowerPC的中央处理器。PowerPC处理器的频率最高能够达到1GMHz。

可选的，第一存储模块101为NORFLASH，第二存储模块102为DDR3。

本实用新型实施例中第二存储模块102选用的是1bit的DDR3；

本实用新型实施例中第一存储模块101选用的是16bit的NORFLASH；

其中，NORFLASH中存储的是对数据进行加解密处理时使用的密钥，以及相关的程序数据；DDR3中用于在PowerPC处理器对数据进行加解密处理时运行程序数据。

可选的，所述NORFLASH通过总线接口与所述PowerPC处理器连接。

下面以一个具体实施例说明本实施新型的加密板卡。

具体实施例：

如图2所示，本实用新型实施例的一种加密板卡包括：NORFLASH 201、DDR3 202、第一加密芯片203、第二加密芯片204和PowerPC处理器205。

本实用新型实施例的PowerPC处理器205具有总线接口206、I²C接口207；其中，总线接口206为16bit的总线接口。

第一加密芯片203和第二加密芯片204中定义有不同的加密算法。

NORFLASH 201通过总线接口206与所述PowerPC处理器205连接；

第一加密芯片203通过I²C接口207与所述PowerPC处理器205连接；

第二加密芯片204通过总线接口206与所述PowerPC处理器205连接。

可选的，第二加密芯片204与PowerPC处理器之间还包括CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)208。

其中，CPLD 208的一端通过总线接口与所述PowerPC处理器205连接，另一端与所述第二加密芯片204连接。

需要说明的是，由于本实用新型实施例中PowerPC处理器205与第二加密芯片204之间的时序和位宽不统一，在PowerPC处理器205与第二加密芯片204之间增加CPLD 208，从而实现时序转换和位宽扩展。

如图2所示的加密板卡，该加密板卡的PowerPC处理器205还具有PCIE接口209和JTAG接口210；

PowerPC处理器205通过PCIE接口209与服务器连接，实现PowerPC处理器205与服务器之间的通信。

PowerPC处理器205的JTAG接口210用于与其他设备连接，进行程序的调试与烧写。

可选的，本实用新型实施例的加密板卡还包括电压转换模块211。

具体的，所述电压转换模块211的一端通过PCIE接口209与所述PowerPC处理器205连接，另一端与服务器连接。

需要说明的是，本实用新型实施例的加密板卡从服务器侧获取电源，具体的，通过PowerPC处理器205的PCIE接口209从服务器侧获取电源。

如图3所示，本实用新型实施例的电压转换模块的结构示意图。本实用新型实施例的电压转换模块为四路并联的DC/DC转换器。

可选的，DC/DC转换器为RT7295C和/或低压差线性稳压器LDO。

即本实用新型实施例电压转换模块中每一路DC/DC转换器均由RT7295C和/或LDO组成。

下面以服务器电压为12V为例，说明本实用新型实施例的电压转换模块将电压进行转换的过程。

如图4所示，电压转换模块中第一路DC/DC转换器由第一RT7295C和第一LDO组成；第二路DC/DC转换器由第二RT7295C和第二LDO组成；第三路DC/DC转换器由第三RT7295C组成；第四路DC/DC转换器由第四RT7295C组成。

具体的，第一路DC/DC转换器将取至服务器的12V电压经过第一RT7295C转换为3.3V的电压；将3.3V的电压经过第一LDO转换为1.8V的电压。

第二路DC/DC转换器将取至服务器的12V电压经过第二RT7295C转换为5V的电压；将3.3V的电压经过第二LDO转换为2.5V的电压。

第三路DC/DC转换器将取至服务器的12V电压经过第三RT7295C转换为1.5V的电压。

第四路DC/DC转换器将取至服务器的12V电压经过第四RT7295C转换为1.2V的电压。

其中，第一LDO可以选用SPX1117M3-1.8；第二LDO可以选用SPX1117M3-2.5。

本实用新型实施例将电压转换模块转换得到的1.5v、3.3v、1.2v、2.5v、5V提供给PowerPC处理器；将1.8v和3.3v提供给第二加密芯片；将5v和3.3v提供给第一加密芯片；将1.5v提供给DDR3；将3.3v、2v提供给NORFLASH。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。