用于对SOUNDWIRE扩展（SOUNDWIRE‑XL）电缆的速率检测的系统和方法与流程

优先权要求

本申请要求于2015年8月26日提交的题为“ratedetectionforsoundwirecables(对soundwire电缆的速率检测)”的美国专利申请序列号no.62/210,062的优先权，该申请的全部内容通过援引全部纳入于此。

本申请还要求于2016年8月2日提交的题为“systemsandmethodsforratedetectionforsoundwireextension(soundwire-xl)cables(用于对soundwire扩展(soundwire-xl)电缆的速率检测的系统和方法)”的美国专利申请序列号no.15/226,330的优先权，该申请的全部内容通过援引全部纳入于此。

背景

i.公开领域

本公开的技术一般涉及基于soundwire规范的音频总线，尤其涉及soundwire扩展(soundwire-xl)规范。

ii.

背景技术：

移动终端已从简单的电话设备和繁琐的“膝上型”计算机演变成允许用户执行相对复杂的计算功能以及消耗多媒体内容的混合的复杂多媒体平台。残留的电话功能在一些设备上仍然可用。

为了帮助支持各种多媒体能力并支持残留的电话音频功能，许多移动计算设备包括耦合到音频总线的多个话筒和多个扬声器。被作为行业标准采用的一种此类音频总线是由mipi联盟开发的串行低功率芯片间媒体总线(slimbus)。然而，slimbus标准的复杂性导致相对较低的行业部署。因此，mipi联盟已宣告了soundwire规范。在一些情形中，soundwire可替代slimbus或者它可以被并发地使用。

初始地，soundwire规范被设计用于被置于计算设备内部的音频元件，并且由此，总线所涉及的距离相对较短(即，小于五十厘米(50cm))。同样地，用于设备的数据速率一般先验已知，并且系统设计者可以恰适地对总线进行时钟定时。然而，商业现实要求移动计算设备与可能大于50cm远的外部设备进行互操作。此外，此类外部设备可动态地与总线耦合和解耦。由于每个外部设备可具有不同的速率要求，因此需要能够从外部设备向主机计算设备传达速率信息。

公开概述

详细描述中所公开的各方面包括用于对soundwire扩展(soundwire-xl)电缆的速率检测的系统和方法。在一示例性方面，可使用软件在soundwire-xl电缆上发起主机设备与从设备之间的能力交换。在第二示例性方面，电阻器或其他元件可与从设备中的数据线相关联。设计者可通过对各元件使用不同的值来将速率信息编码到从设备中。主机设备随后可采样数据通道并确定从设备的速率。

就此而言，在一方面，公开了一种主设备。所述主设备包括插槽。所述插槽被配置成接纳soundwire-xl电缆。所述主设备还包括接口。所述接口包括具有嵌入式时钟信号的差分数据线。所述接口耦合到所述插槽。所述主设备还包括控制系统。所述控制系统被配置成在所述差分数据线上生成电压电平。所述控制系统还被配置成：检测由远程从设备修改的所述差分数据线上的电压电平。所述控制系统还被配置成：基于所检测到的电压电平来确定所述远程从设备的数据速率。

在另一方面，公开了一种控制soundwire-xl电缆的方法。所述方法包括：在主设备处在差分数据线上生成电压电平。所述方法还包括：检测由远程从设备修改的所述差分数据线上的电压电平。所述方法还包括：基于所检测到的电压电平来确定所述远程从设备的数据速率。

在另一方面，公开了一种从设备。所述从设备包括插槽。所述插槽被配置成接纳soundwire-xl电缆。所述从设备还包括接口。所述接口包括其上具有嵌入式时钟信号的差分数据线。所述接口包括至少一个从元件，所述至少一个从元件被配置成提供关于所述从设备的经编码数据速率信息。

在另一方面，公开了一种检测远程从设备的速率信息的方法。所述方法包括：基于在远程从设备处的一个或多个上拉电阻器来检测差分数据线上的电压电平。所述方法还包括：解码所述电压电平以确定数据速率。

附图简述

图1a是示例性常规的简单soundwire系统的框图；

图1b是具有桥接器和soundwire扩展(soundwire-xl)区段的示例性扩展的soundwire系统的框图；

图1c是具有多个桥接器和多个soundwire-xl区段的示例性扩展的soundwire系统的框图；

图1d是具有桥接器和多个soundwire-xl区段的另一示例性扩展的soundwire系统的框图；

图2是用于确定具有至少一个soundwire-xl区段的soundwire系统中的远程设备的速率信息的示例性软件解决方案的流程图；

图3是用于确定具有soundwire-xl区段的soundwire系统中的远程设备的速率信息的硬件解决方案的简化电路图；

图4是当远程设备被拔出时图3的硬件解决方案的简化电路图；

图5是与根据图3的硬件解决方案的速率确定相关联的过程的流程图；

图6是用于使用集线器来确定远程设备的速率信息的硬件解决方案的简化电路图；以及

图7是可以包括图1b-1d、3、4和6的soundwire系统的基于处理器的示例性系统的框图。

详细描述

现在参照附图，描述本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必然被解释为优于或胜过其他方面。

详细描述中所公开的各方面包括用于对soundwire扩展(soundwire-xl)电缆的速率检测的系统和方法。在一示例性方面，可使用软件在soundwire-xl电缆上发起主机设备与从设备之间的能力交换。在第二示例性方面，电阻器或其他元件可与从设备中的数据线相关联。设计者可通过对各元件使用不同的值来将速率信息编码到从设备中。主机设备随后可采样数据通道并确定从设备的速率。

在叙述本公开的特定方面之前，图1a中给出了示例性soundwire系统，之后是可从使用本公开的示例性方面中获益的具有一个或多个soundwire-xl区段和/或一个或多个soundwire桥接器的替换soundwire系统。具体而言，通过允许主设备确定远程从设备使用什么数据速率，该主设备可修改或重配置数据线以使用恰适的数据速率。在主设备方面的这种灵活性允许来自不同制造商的各设备之间更大的互操作性，以及更容易地容适诸如头戴式耳机等可移除式设备。

就此而言，图1a是示例性常规的简单soundwire系统10的简化框图。soundwire系统10可包括主机设备或主设备，该主机设备或主设备可以是应用处理器12或其他形式的编解码器。应用处理器12耦合到soundwire总线14。应用处理器12通过soundwire总线14与从设备16(1)-16(4)通信。如所理解的，soundwire总线14包含时钟线和数据线。soundwire规范允许数据线至多达八条数据线，但为简单起见本文仅引述一条数据线。从设备16(1)-16(4)可以是音频设备(诸如话筒或扬声器)并包括恰适的数模电路系统(dac)或模数电路系统(adc)，这是很好理解的。在诸如soundwire系统10等常规soundwire系统中，soundwire总线14在长度上不大于五十厘米(50cm)。同样地，在诸如soundwire系统10等常规soundwire系统中，设计者先验已知从设备16(1)-16(4)中的每一者需要什么速率并且可以相应地为soundwire总线14设置速率。虽然具有对从设备16(1)-16(4)的预定配置简化了设计参数，但这种固定系统忽略了人们如何使用计算设备的现实情况。具体而言，人们可能希望使用耳塞式耳机、其他形式的远程扬声器、头戴式耳机、或者其他远程音频元件。这种远程元件可动态地与soundwire总线14相关联(例如，诸如音频插孔插入到计算设备上的音频插槽中)并且可包括超过50cm的线。

soundwire社区内的最近提议构想了添加可长达两百厘米(200cm)的soundwire扩展并允许与soundwire总线的动态关联。与mipi的初步讨论有时将soundwire扩展称为“soundwire-xl”。然而，虽然soundwire-xl向端用户提供了期望的灵活性，但soundwire-xl产生了以下可能性：新设备可能具有与通过soundwire总线与主设备相关联的其他组件不同的数据速率，并且该主设备必须调节soundwire-xl总线上的数据速率。然而，关于主设备如何学习新设备的数据速率的问题仍然存在。本公开的示例性方面提供了用于对soundwire-xl电缆的速率检测的不同技术。在叙述用于速率检测的这些技术之前，参照图1b-1d提供了将从这些技术中获益的包括soundwire-xl电缆和桥接器的几个示例性soundwire系统。

就此而言，图1b是示例性扩展的soundwire系统20的框图，该soundwire系统20具有桥接器22以及由soundwire-xl电缆28在应用处理器26与桥接器22之间形成的soundwire-xl区段24。soundwire-xl电缆28是被配置成在其上携带差分信号的双导线电缆。应用处理器26相对于桥接器22是主设备。虽然被描述为应用处理器26，但应当领会，主设备可以替代地是编解码器或其他元件，这是很好理解的。应用处理器26可以在设备(诸如移动计算设备(未示出))中，该设备包括被配置成接纳soundwire-xl电缆(诸如soundwire-xl电缆28)的插槽30。soundwire-xl电缆28可以至多达两米(2m或200cm)长。插槽30可操作地与接口32(其可以在或者可以不在应用处理器26中)相关联，该接口32包括恰适的电触点以将具有嵌入式时钟信号的差分数据信号传达给soundwire-xl电缆28的两条导线。接口32可进一步操作地耦合到控制系统(图中被标记为cs)34。控制系统34的功能在下文更详细地探究。

继续参照图1b，桥接器22被配置成相对于应用处理器26作为从设备来操作，并将soundwire-xl信号转换成soundwire信号以供在soundwire系统36上使用。在soundwire系统36中，桥接器22充当主设备并被配置成通过soundwire总线40向从设备38(1)-38(n)发送和接收信号。

可以预见，soundwire-xl电缆28将被选择性地可从插槽30移除。由于桥接器22可由端用户选择性地附连到应用处理器26，因此应用处理器26可能不知道在soundwire-xl电缆28上使用什么速率是恰适的。扩展的soundwire系统20的示例性情形包括具有噪音消除特征的头戴式耳机、用于音频系统的坞站连接、以及耦合到大显示器的移动终端。

类似地，图1c是具有多个桥接器52(1)-52(3)和多个soundwire-xl区段54(1)-54(3)的示例性扩展的soundwire系统50的框图。soundwire-xl区段54(1)由soundwire-xl电缆58(1)在应用处理器56与桥接器52(1)之间形成。类似地，soundwire-xl区段54(2)和54(3)分别由soundwire-xl电缆58(2)和58(3)在桥接器52(1)与桥接器52(2)和52(3)之间形成。soundwire-xl电缆58(1)-58(3)是被配置成在其上携带差分信号的双导线电缆。应用处理器56相对于桥接器52(1)是主设备。虽然被描述为应用处理器56，但应当领会，主设备可以替代地是编解码器或其他元件，这是很好理解的。应用处理器56可以在设备(诸如移动计算设备(未示出))中，该设备包括被配置成接纳soundwire-xl电缆(诸如soundwire-xl电缆58(1))的插槽60。插槽60可操作地与接口62(其可以在或者可以不在应用处理器56中)相关联，该接口62包括恰适的电触点以将具有嵌入式时钟信号的差分数据信号传达给soundwire-xl电缆58(1)的两条导线。接口62可进一步操作地耦合到控制系统(图中被标记为cs)64。

继续参照图1c，桥接器52(1)相对于桥接器52(2)和52(3)是主设备。同样地，桥接器52(2)和52(3)对于相应的soundwire系统66(1)和66(2)而言是主设备。虽然未具体地解说，但桥接器52(1)-52(3)按需要可包括被配置成接纳soundwire-xl电缆58(1)-58(3)的插槽连同对应的接口和/或控制系统。其中扩展的soundwire系统50可以表示连接的示例性情形包括具有或不具有至多个远程大显示器的共享音频或拆分式音频流的多头戴式耳机连接。应当领会，soundwire-xl电缆58(1)-58(3)中的任一者在任何给定时间可被拔出并被可能不具有与较早元件相同的数据速率要求的其他soundwire-xl元件替代。

类似地，图1d是具有桥接器72以及通过soundwire-xl电缆78(1)和78(2)与应用处理器76相关联的多个soundwire-xl区段74(1)和74(2)的另一示例性扩展的soundwire系统70的框图。应用处理器76相对于桥接器72和从设备80是主设备。应用处理器76可以在设备(诸如移动计算设备(未示出))中，该设备包括被配置成接纳soundwire-xl电缆(诸如soundwire-xl电缆78(1)和78(2))的插槽82(1)和82(2)。插槽82(1)和82(2)可操作地与相应的接口84(1)和84(2)(这些接口可以在或者可以不在应用处理器76中)相关联，接口84(1)和84(2)包括恰适的电触点以将具有嵌入式时钟信号的差分数据信号传达给soundwire-xl电缆78(1)和78(2)的两条导线。接口84(1)和84(2)可进一步操作地耦合到控制系统(图中被标记为cs)86。

继续参照图1d，与图1b的扩展的soundwire系统20一样，桥接器72相对于应用处理器76是从设备，但相对于soundwire系统88是主设备。再次，桥接器72可包括插槽和接口以允许与soundwire-xl电缆78(1)的可操作互连。

如以上提及的，soundwire-xl电缆可由用户插进设备中或移除。不同从设备的存在或缺失以及数据速率的对应变化要求应用处理器具有某种方式来确定什么速率是恰适的。本公开的示例性方面参照图2提供了可藉以确定速率的软件技术，并参照图3-6提供了可藉以确定速率的硬件技术。

就此而言，图2是用于确定扩展的soundwire系统(诸如图1b-1d的扩展的soundwire系统20、50或70)中的远程设备的速率信息的示例性软件解决方案的流程图。软件解决方案的过程200开始于主设备(例如应用处理器26、56或76或者桥接器22、52(1)-52(3)或72)使用默认总线配置(框202)。与从设备相关联的soundwire-xl电缆已被插入到与主设备相关联的插槽中。从设备中的锁相环(pll)(未示出)锁定时间，并且从设备同步到总线并通知主设备(框204)。主设备询问从设备关于其类型和能力(框206)。从设备使用其操作数据速率作出响应(框208)。过程200继以从设备配置从参数并且主设备配置总线帧(框210)。主设备随后切换到新的总线配置(框212)，包括使用由从设备提供的新的数据速率。从设备基于新的总线配置而失去与总线的同步(框214)。从pll随后必须锁定到新的总线时钟，并且从设备重新同步到新的总线配置(框216)。从设备随后可开始操作(框218)。

虽然足以交换速率信息，但在默认配置上同步并且随后必须重新同步到新配置的过程是缓慢的。此外，该过程不能容易地检测电缆的移除。下面参照图3-6所描述的硬件解决方案提供了更快的速率检测过程并允许移除检测。该硬件解决方案通过使用从设备处的元件和/或主设备处的元件来编码数据速率信息，从而编码速率信息。在一示例性方面，这些元件是差分数据线上的电阻器。替换地，这些元件可以是电容器、电感器或金属氧化物半导体(mos)晶体管。将电压信号施加于差分数据线以检测电压，并且基于所检测到的电压，主设备可学习从设备的速率。

就此而言，图3是用于确定扩展的soundwire系统300中的远程设备的速率信息的硬件解决方案的简化电路图。具体而言，扩展的soundwire系统300包括通过soundwire-xl电缆306耦合的主设备302和从设备304。soundwire-xl电缆306插进主设备302上的插槽308中和从设备304上的插槽310中。在主设备302中，插槽308与接口312相关联。类似地，在从设备304中，插槽310与接口314相关联。

继续参照图3，接口314包括通信地耦合到差分数据线318p和318n的元件316(1)和316(2)。类似地，接口312包括通信地耦合到差分数据线318p和318n的元件320(1)和320(2)。在一示例性方面，元件316(1)、316(2)、320(1)和320(2)是电阻器并且可以是上拉电阻器(从设备304中)或下拉电阻器(主设备302中)。替换地，如元件320(1)的扩展视图中所解说的，元件316(1)、316(2)、320(1)和320(2)可以是电容器、电感器、mos晶体管、或电流源。要注意，当前的工程现实情况要求使用电容器可能需要非常大的电容器以克服soundwire-xl电缆306中固有的任何电容。这种大的电容器可能需要来自主设备的大量电流。关于使用电感器存在类似的问题(尽管那时必须克服的是soundwire-xl电缆306的固有电感)。虽然目前不实际，但是本公开并不排除这种解决方案。在一示例性方面，元件320(1)和320(2)的值对于所有主设备是固定的，元件316(1)和316(2)的值被用于编码与从设备304相关的数据速率信息，并且由此，这些值基于经编码的速率信息可在各个从设备之间不同。比较器322n和322p可被用于分别将差分数据线318n和318p上的电压电平与参考电压vrefn和vrefp进行比较。类似地，比较器324n和324p可将差分数据线318n和318p上的电压电平与从参考电压vref进行比较。比较器322n、322p、324n和324p可以使用多个比较器将差分数据线318n和318p上的电压电平与多个参考电压电平进行比较，或者如果需要或期望的话，使用单个比较器开关与多个参考电压进行比较。

图4是当远程设备被拔出时图3的硬件解决方案的简化电路图。就此而言，图4解说具有插槽308的主设备302，没有soundwire-xl电缆306被插进该插槽308中。soundwire-xl电缆306的缺失产生了开路，并且线状态仅受到元件320(1)和320(2)的存在的影响。当线状态以此方式改变时，主设备302容易地确定soundwire-xl电缆306的断开和任何从设备的对应缺失。

图5是与根据图3的硬件解决方案的速率确定相关联的过程500的流程图。过程500开始于为从设备(诸如从设备304)确定编码系统(框502)。具体而言，编码系统被设计成传达关于从设备所使用的数据速率的信息。如果元件316(1)和316(2)能够各自取两个值(例如，两个不同的电阻值(例如，针对电阻器的20kω和10kω))，则每个从设备能够具有可与数据速率相关联的八个状态(尽管在针对元件316(1)和316(2)的更多值的情况下，该数目可被扩展)。为了解说起见，在过程500中，假定元件316(1)和316(2)是上拉电阻器并且元件320(1)和320(2)是下拉电阻器。在一示例性方面，上拉电阻器316(1)和316(2)可以取的值是20kω、10kω、或0kω。下拉电阻器320(1)和320(2)的值固定在10kω。由此，每条线具有三个状态(即，0、1/2vdd>y>1/3vdd、和y>1/2vdd)。理论上，实际上总共有九个状态，但0,0对应于被断开。这在下面的表1中概括：

表1–可能的线状态

继续参照图5，过程500继以确定从设备304的数据速率(框504)。设计者或制造商根据编码系统和数据速率来制造具有元件316(1)和316(2)(例如，上拉电阻器)的从设备304(框506)。从设备304耦合到soundwire-xl电缆306(框508)。在一示例性方面，soundwire-xl电缆306与从设备304整合并由制造商进行耦合。在替换的示例性方面，soundwire-xl电缆306是双端的，并且端用户将soundwire-xl电缆306插入到从设备304上的插槽310中。端用户随后将soundwire-xl电缆306插进插槽308中(框510)，该插槽308将从设备304耦合到主设备302。主设备302可使用该插进步骤来检测插入，或者可在下一步骤中检测插入。主设备302生成正和负参考电压vrefp和vrefn(框512)以产生差分信号，该差分信号沿soundwire-xl电缆306向下传播并被上拉电阻器316(1)和316(2)修改。主设备302使用比较器322n和322p将从soundwire-xl电缆306的差分数据线318n和318p检测到的电压与编码系统进行比较(框514)。可使用查找表来完成该比较。基于该比较，主设备302确定从设备304的数据速率(框516)(例如，在查找表中找到对应条目)。主设备302随后重配置soundwire-xl电缆306的数据线(框518)以在所确定的数据速率下进行操作并开始操作(框520)。要注意，当soundwire-xl电缆306被断开时，主设备302也可生成vrefp和vrefn。差分数据线318n和318p上的值随后为0,0，并且主设备302得出以下结论：soundwire-xl电缆306被断开或者没有soundwire-xl电缆306被插入到插槽308中。

图6是用于使用集线器或桥接器600来确定远程设备的速率信息的硬件解决方案的简化电路图。桥接器600将从设备304的下游电阻器值反映到上游面向的主设备302。桥接器600包括下游侧上的元件602(1)和602(2)以及上游侧上的元件604(1)和604(2)。在一示例性方面，这些元件是如上所述的下拉和上拉电阻器或其他元件。桥接器600的使用可允许多个soundwire-xl电缆306，这进而可允许实现大于两米的距离。此外，桥接器600的使用可实现不同类型的扬声器、不同类型的话筒等的功能。

根据本文所公开的各方面的用于对soundwire-xl电缆的速率检测的系统和方法可在任何基于处理器的设备中提供或被集成到任何基于处理器的设备中。不作为限定的示例包括：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能电话、平板设备、平板手机、服务器、计算机、便携式计算机、台式计算机、个人数字助理(pda)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(dvd)播放器、便携式数字视频播放器、以及汽车。

就此而言，图7解说了可以采用用于对图2-6中所解说的soundwire电缆的速率检测的系统和方法的基于处理器的系统700的示例。在该示例中，基于处理器的系统700包括一个或多个中央处理单元(cpu)702，每个cpu702包括一个或多个处理器704。(诸)cpu702可以是图3的主设备302。(诸)cpu702可具有耦合到(诸)处理器704以用于对临时存储的数据进行快速访问的高速缓存存储器706。(诸)cpu702耦合到系统总线708，且可以将基于处理器的系统700中所包括的主设备和从设备相互耦合。如众所周知的，(诸)cpu702通过在系统总线708上交换地址、控制、以及数据信息来与这些其他设备通信。例如，(诸)cpu702可以向作为从设备的示例的存储器控制器710传达总线事务请求。尽管在图7中未解说，但可提供多个系统总线708，其中每个系统总线708构成不同的织构。

其他主设备和从设备可被连接到系统总线708。如图7中所解说的，作为示例，这些设备可以包括存储器系统712、一个或多个输入设备714、一个或多个输出设备716、一个或多个网络接口设备718、以及一个或多个显示控制器720。(诸)输入设备714可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(诸)输出设备716可以包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备718可以是被配置成允许往来于网络722的数据交换的任何设备。网络722可以是任何类型的网络，包括但不限于有线或无线网络、私有或公共网络、局域网(lan)、无线局域网(wlan)、广域网(wan)、蓝牙^tm网络、以及因特网。(诸)网络接口设备718可被配置成支持所期望的任何类型的通信协议。存储器系统712可以包括一个或多个存储器单元724(0-n)。

(诸)cpu702还可被配置成在系统总线708上访问(诸)显示控制器720以控制发送给一个或多个显示器726的信息。(诸)显示控制器720经由一个或多个视频处理器728向(诸)显示器726发送要显示的信息，视频处理器728将要显示的信息处理成适于(诸)显示器726的格式。(诸)显示器726可以包括任何类型的显示器，包括但不限于阴极射线管(crt)、液晶显示器(lcd)、等离子显示器、发光二极管(led)显示器等。

本领域技术人员将进一步领会，结合本文所公开的诸方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例，本文描述的主设备和从设备可用在任何电路、硬件组件、集成电路(ic)、或ic芯片中。本文所公开的存储器可以是任何类型和大小的存储器，并且可被配置成存储所期望的任何类型的信息。为了清楚地解说这种可互换性，各种解说性组件、框、模块、电路和步骤在上文已经以其功能性的形式一般性地作了描述。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。

结合本文所公开的各方面描述的各种解说性逻辑块、模块、以及电路可用被设计成执行本文所描述的功能的处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替换方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如dsp与微处理器的组合、多个微处理器、与dsp核协作的一个或多个微处理器、或任何其他此类配置)。

本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(ram)、闪存、只读存储器(rom)、电可编程rom(eprom)、电可擦可编程rom(eeprom)、寄存器、硬盘、可移动盘、cd-rom、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在asic中。asic可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。

还注意到，本文任何示例性方面中所描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，可组合示例性方面中讨论的一个或多个操作步骤。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术和技艺中的任何一种来表示信息和信号。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。