感测模块基底及包括其的感测模块的制作方法

本申请要求于2016年2月12日在韩国知识产权局提交的第10-2016-0016543号韩国专利申请以及于2016年12月30日在uspto提交的第15/395623号美国专利申请的优先权，这些申请的全部内容通过引用包含于此。

本公开涉及一种感测模块，具体来说，涉及一种感测模块基底及包括其的感测模块。

背景技术：

指纹识别传感器被构造为识别用户的指纹，并被广泛地用于门锁系统与移动产品(例如，膝上型计算机和移动电话)。指纹识别传感器可以根据它的操作原理分类成超声波型、红外光型和静电电容型。正在进行许多研究以提高指纹识别传感器的可靠性和灵敏度。

技术实现要素：

一个或更多个示例实施例提供了一种高可靠性且高灵敏度的感测模块以及用于其的膜基底。

一个或更多个示例实施例也提供了一种小尺寸的感测模块和用于其的膜基底。

根据示例实施例的一个方面，提供了一种感测模块基底，所述感测模块基底包括：膜基底，具有第一表面和第二表面；感测通路，从第一表面至第二表面穿过膜基底，每个感测通路被构造为结合到半导体芯片的像素；互连图案，设置在膜基底的第一表面和第二表面中的至少一个表面上。

根据示例实施例的一个方面，提供了一种感测模块，所述感测模块包括：膜基底，具有第一表面和第二表面；感测通路，从第一表面至第二表面穿过膜基底；半导体芯片，设置在膜基底的第一表面处并结合到感测通路，半导体芯片包括像素，像素在与感测通路对应的位置处设置在半导体芯片的表面处。

根据示例实施例的一个方面，提供了一种感测模块，所述感测模块包括：膜基底，具有第一表面和第二表面；感测通路，从第一表面至第二表面穿过膜基底；半导体芯片，设置在膜基底的第一表面处并结合到感测通路，半导体芯片包括像素，像素在与感测通路对应的位置处设置在半导体芯片的表面处；玻璃层，设置在膜基底的第二表面上和感测通路上；边框，部分覆盖玻璃层的顶表面和侧表面中的至少一个表面。

附图说明

通过下面结合附图对示例实施例的详细描述，将更清楚地理解上述和/或其他方面，在附图中：

图1a是示出根据示例实施例的膜基底的平面图；

图1b是沿图1a的线i-ii截取的剖面；

图2a是示出根据示例实施例的感测模块的平面图；

图2b是沿图2a的线iii-iv截取的剖面；

图3a是示出根据示例实施例的膜基底的平面图；

图3b是沿图3a的线i-ii截取的剖面；

图4a是示出根据示例实施例的感测模块的平面图；

图4b是沿图4a的线iii-iv截取的剖面；

图5a是示出根据示例实施例的膜基底的平面图；

图5b是沿图5a的线i-ii截取的剖面；

图6a是示出根据示例实施例的感测模块的平面图；

图6b是沿图6a的线iii-iv截取的剖面；

图7a是示出根据示例实施例的膜基底的平面图；

图7b是沿图7a的线i-ii截取的剖面；

图8a是示出根据示例实施例的感测模块的平面图；

图8b是沿图8a的线iii-iv截取的剖面；

图9a是示出根据示例实施例的膜基底的平面图；

图9b是沿图9a的线i-ii截取的剖面；

图10a是示出根据示例实施例的感测模块的平面图；

图10b是沿图10a的线iii-iv截取的剖面；

图11a是示出根据示例实施例的膜基底的平面图；

图11b是沿图11a的线i-ii截取的剖面；

图12a是示出根据示例实施例的感测模块的平面图；

图12b是沿图12a的线iii-iv截取的剖面。

具体实施方式

现在将参照附图在下文中更充分地描述示例实施例。

图1a是示出根据示例实施例的膜基底的平面图，图1b是沿图1a的线i-ii截取的剖面。

参照图1a和图1b，膜基底100可以包括感测通路110和互连图案130，互连图案130包括至少一个互连元件。当互连图案130包括至少两个互连元件时，所述至少两个互连元件可以在膜基底的纵向方向上延伸并且平行布置。膜基底100可以具有第一表面100a和与第一表面100a相对的第二表面100b。膜基底100还可以具有连接第一表面100a和第二表面100b的第一侧面100c。膜基底100可以由聚合物材料(例如聚酰亚胺或聚酯)中的至少一种形成或包括聚合物材料中的至少一种。膜基底100可以是柔性的。

如图1a所示，感测通路110可以以阵列或矩阵布置。例如，感测通路110可以以多个行和多个列来二维地布置。列可以平行于膜基底100的第一侧面100c，并且可以与行交叉。感测通路110的布置和感测通路110的阵列的平面形状可以不同地改变。感测通路110可以由导电材料(例如，金(au)、铜(cu)、铝(al)、锡(sn)或其合金)中的至少一种形成或包括导电材料中的至少一种。如图1b所示，感测通路110可以从第一表面100a至第二表面100b穿过膜基底100。

互连图案130可以设置在膜基底100的第一表面100a上。当在平面图中观察时，如图1a所示，互连图案130可以与感测通路110间隔开，并且可以与感测通路110电断开。互连图案130可以设置在感测通路110与膜基底100的第一侧面100c之间。互连图案130可以在与膜基底100的第一侧面100c交叉的方向上延伸，例如在膜基底100的纵向方向上延伸。互连图案130可以包括两个相对的端部，这两个端部分别邻近感测通路110和第一侧面100c设置。互连图案130可以由导电材料(例如，铜(cu)或铝(al))中的至少一种形成或包括导电材料中的至少一种。

图2a是示出根据示例实施例的感测模块的平面图。图2b是沿图2a的线iii-iv截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图2a和图2b，感测模块1可以包括膜基底100、半导体芯片200和连接件300。膜基底100可以被构造为具有与参照图1a和图1b描述的特征相同的特征。例如，膜基底100可以包括感测通路110和互连图案130。膜基底100可以由柔性材料形成或者包括柔性材料。

半导体芯片200可以设置在膜基底100的第一表面100a上。半导体芯片200可以以这样的方式设置：半导体芯片200的顶表面200b面对膜基底100的第一表面100a。半导体芯片200可以包括设置在顶表面200b上的多个像素px。如图2a所示，多个像素px可以以二维阵列或矩阵布置。作为示例，像素px可以以一行或更多行和一列或更多列来二维地布置。列可以平行于膜基底100的第一侧面100c并且可以与行交叉。然而，像素px的布置和像素px的阵列的平面形状可以不同地改变。半导体芯片200的像素px可以用作用于识别用户身份的身份识别区。例如，像素px可以暴露于用户的触摸事件，并且半导体芯片200可以被构造为执行用于识别关于用户的指纹的信息的功能。

感测板210可以在半导体芯片200中竖直地设置并且沿像素px水平地设置。感测板210的平面布置可以对应于半导体芯片200的像素px的平面布置。感测板210可以邻近于半导体芯片200的顶表面200b。感测板210可以用于测量像素px的电容。虽然每个感测板210被示出为具有矩形或正方形平面形状，但是每个感测板210的平面形状可以是圆形、椭圆形或多边形。包括集成电路的电路图案可以在半导体芯片200中设置为邻近于顶表面200b。半导体芯片200中的集成电路可以用于将电容的变化转换为电信号，电容的变化由像素px的感测板210测量。

感测通路110可以穿过膜基底100。感测通路110可以分别设置在半导体芯片200的像素px上。当在平面图中观察时，如图2a所示，感测通路110可以与像素px叠置。感测通路110的数量可以与半导体芯片200的像素px的数量相同。感测通路110的平面布置可以对应于半导体芯片200的像素px的平面布置。感测通路110可以以阵列布置。感测通路110可以分别电连接到感测板210。在本说明书中，“电连接或结合”的表述可以意指直接结合或利用另一导电元件间接结合。感测通路110可由导电材料(例如，铜(cu)、铝(al)、锡(sn)、金(au)或其合金)中的至少一种形成或包括导电材料中的至少一种。用户的触摸事件可发生在位于半导体芯片200的像素px上的膜基底100的第二表面100b上。感测板210与触摸事件之间的距离越小，半导体芯片200的感测操作的灵敏度和精确度越高。感测通路110可以被构造为允许关于触摸事件的信息被传输到半导体芯片200的感测板210。在一些实施例中，感测通路110与触摸事件之间的距离可以小于感测板210与触摸事件之间的距离。因此，能够提高半导体芯片200的感测操作的灵敏度和精确度。

连接焊盘230可以设置在半导体芯片200的顶表面200b上。连接焊盘230可以与感测板210的阵列彼此横向地间隔开。如与感测板210相比，连接焊盘230可以更接近半导体芯片200的侧面200c。侧面200c可以是半导体芯片200的与膜基底100的第一侧面100c最邻近(最接近)的侧面。连接焊盘230可以电连接到半导体芯片200的集成电路。连接焊盘230可以由导电材料(例如，铜(cu)、铝(al)、锡(sn)、金(au)或其合金)中的至少一种形成或包括导电材料中的至少一种。

互连图案130可以设置在膜基底100的第一表面100a上。互连图案130可以包括设置在连接焊盘230上并且结合到连接焊盘230的端部。

连接件300可以设置在膜基底100的第一表面100a上。连接件300可以比靠近半导体芯片200更靠近膜基底100的第一侧面100c。连接件300可以结合到互连图案130的对面的端部。从半导体芯片200输出的电信号可以通过连接焊盘230和互连图案130传输到连接件300。在一些实施例中，由于连接件300和半导体芯片200设置在膜基底100上，所以能够省略额外的封装基底(例如，印刷电路板(pcb))。此外，由于半导体芯片200经由互连图案130电连接到连接件300，所以可以省略额外的键合线。这可以使得能够减小感测模块1的尺寸。

图3a是示出根据示例实施例的膜基底的平面图。图3b是沿图3a的线i-ii截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图3a和图3b，膜基底100可以包括感测通路110和互连图案130。膜基底100可以是柔性的。膜基底100可以由绝缘材料(例如，聚合物材料)中的至少一种形成或包括绝缘材料中的至少一种。

感测通路110可以穿过膜基底100的第一表面100a和第二表面100b。感测通路110可以以阵列布置。上焊盘112可以设置在膜基底100的第二表面100b上，并且可以分别连接到感测通路110。上焊盘112可以具有比感测通路110的平均宽度大的平均宽度。上焊盘112的平面布置可以对应于感测通路110的平面布置。上焊盘112的数量可以与感测通路110的数量相同。下焊盘111可以设置在膜基底100的第一表面100a上，并且可以分别结合到感测通路110。下焊盘111可以具有等于或大于感测通路110的平均宽度的平均宽度。每个下焊盘111的宽度可以小于每个上焊盘112的宽度。下焊盘111的数量可以与感测通路110的数量相同。上焊盘112和下焊盘111可以由导电材料(例如，铜(cu)、铝(al)、锡(sn)、金(au)或其合金)中的至少一种形成或包括导电材料中的至少一种。作为另一示例，可以省略上焊盘112或下焊盘111。

连接通路120可以穿过膜基底100的第一表面100a和第二表面100b。连接通路120可以位于感测通路110与膜基底100的第一侧面100c之间。连接通路120可以与感测通路110的阵列间隔开，并且可以与感测通路110电断开。连接通路120可以由导电材料(例如，铜(cu)、铝(al)、锡(sn)、金(au)或其合金)中的至少一种形成或包括导电材料中的至少一种。

互连图案130可以包括第一互连图案131和第二互连图案132。第一互连图案131可以设置在膜基底100的第一表面100a上。如图3a所示，当在平面图中观察时，第一互连图案131可以设置在感测通路110与连接通路120之间。第一互连图案131可以结合到连接通路120。第二互连图案132可以设置在膜基底100的第二表面100b上。膜基底100的第一侧面100c可以比靠近第一互连图案131更靠近第二互连图案132。第二互连图案132的端部可以结合到连接通路120。第二互连图案132的对面的端部可面对膜基底100的第一侧面100c。第一互连图案131和第二互连图案132可与感测通路110电断开。第一互连图案131和第二互连图案132可以由导电材料(例如，铜(cu)或铝(al))中的至少一种形成或包括导电材料中的至少一种。

图4a是示出根据示例实施例的感测模块的平面图。图4b是沿图4a的线iii-iv截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图4a和图4b，感测模块2可以包括膜基底100、半导体芯片200和连接件300。膜基底100可以被构造为具有与参照图3a和图3b描述的特征相同的特征。膜基底100可以包括感测通路110、第一互连图案131、第二互连图案132和连接通路120。膜基底100可以由柔性材料形成或包括柔性材料。

半导体芯片200可以设置在膜基底100的第一表面100a上。半导体芯片200可以被构造为具有与参照图2a和图2b描述的特征相同的特征。例如，半导体芯片200可以包括设置在其顶表面上的像素px。如图4a所示，像素px可以以二维阵列布置。感测板210可以在半导体芯片200中竖直地设置并且沿像素px水平地设置。感测通路110可以穿过膜基底100，并且可以分别设置在半导体芯片200的像素px上。下焊盘111和上焊盘112可以分别设置在膜基底100的第一表面100a和第二表面100b上，并设置在与半导体芯片的像素px对应的位置处。感测插入件212可以置于膜基底100与半导体芯片200之间。每个感测插入件212可以结合在感测板210中的对应的感测板与下焊盘111中的对应的下焊盘之间。感测插入件212可由导电材料(例如，金(au)、铜(cu)、铝(al)、锡(sn)或其合金)中的至少一种形成或包括导电材料中的至少一种。每个感测插入件212可以以凸块或焊料的形式设置。

绝缘图案260可以设置在半导体芯片200与膜基底100之间，以覆盖感测插入件212的侧表面和连接插入件232的侧表面。绝缘图案260可以由聚合物材料(例如，环氧树脂类材料或聚酰亚胺类材料)中的至少一种形成或包括聚合物材料中的至少一种。模塑层270可设置在膜基底100的第一表面100a上，以覆盖半导体芯片200。模塑层270可由环氧树脂模塑化合物(emc)形成或包括环氧树脂模塑化合物。

玻璃层250可以设置在膜基底100的第二表面100b上。当在平面图中观察时，玻璃层250可以与感测通路110和半导体芯片200的像素px叠置。触摸事件可以发生在玻璃层250的顶表面上。关于触摸事件的信息可以通过上焊盘112、感测通路110、下焊盘111和感测插入件212传输到感测板210。在一些实施例中，触摸事件与上焊盘112之间的距离可以比触摸事件与感测板210之间的距离短。因此，能够进一步提高半导体芯片200的感测操作的灵敏度和精确度。

粘合层251可以置于膜基底100与玻璃层250之间。玻璃层250可以通过粘合层251附着到膜基底100的第二表面100b。粘合层251可以由聚合物材料(例如，聚酰亚胺)或底填充材料形成，或者包括聚合物材料或底填充材料。在某些实施例中，还可以在粘合层251与膜基底100之间或者在粘合层251与玻璃层250之间设置滤色器层。

边框255可以设置在玻璃层250的顶表面和侧表面和/或边缘部上。这里，玻璃层250的边缘部可以是玻璃层250的顶表面和侧表面彼此交汇的部分。在一些实施例中，玻璃层250可以插入边框255中。边框255可以包括不锈钢材料。

连接焊盘230可以设置在半导体芯片200的顶表面200b上。连接焊盘230可以设置为比靠近感测板210更靠近半导体芯片200的侧面200c。连接插入件232可以设置在连接焊盘230上并且结合到连接焊盘230。连接插入件232可以由用于感测插入件212的前述导电材料中的至少一种形成或者包括用于感测插入件212的前述导电材料中的至少一种。

第一互连图案131可以设置在膜基底100的第一表面100a上。第一互连图案131的端部可以结合到连接焊盘230。连接通路120可以穿过膜基底100，并且可以结合到第一互连图案131的对面的端部。第二互连图案132可以设置在膜基底100的第二表面100b上。第二互连图案132的端部可以结合到连接通路120。

器件310可以设置在膜基底100的第二表面100b上。作为示例，器件310可以包括无源器件(例如，电容器、电阻器或电感器)。作为另一示例，器件310可以包括有源器件(例如，存储器芯片或逻辑芯片)。第二互连图案132可以电连接到器件310。器件310的布置和数量可以与图中示出的布置和数量不同地改变。

连接件300可以在膜基底100的第二表面100b上与膜基底100的第一侧面100c邻近地设置。连接件300可以结合到第二互连图案132。第二互连图案132也可以设置在器件310与连接件300之间。连接件300可以通过第二互连图案132、连接通路120和第一互连图案131电连接到连接焊盘230。

图5a是示出根据示例实施例的膜基底的平面图。图5b是沿图5a的线i-ii截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图5a和图5b，膜基底100可以包括感测通路110和互连图案130。感测通路110、下焊盘111和上焊盘112可以被构造为具有与参照图3a和图3b描述的特征相同的特征。

连接通路120可以穿过膜基底100。连接通路120可以设置在感测通路110与膜基底100的第一侧面100c之间。互连图案130可以设置在膜基底100的第二表面100b上。互连图案130的端部可以结合到连接通路120。互连图案130的对面的端部可以设置为面对膜基底100的第一侧面100c。互连焊盘121可以设置在膜基底100的第一表面100a上。互连焊盘121可以设置在连接通路120的底表面上，并且可以结合到连接通路120。互连焊盘121可以由铜(cu)、铝(al)、锡(sn)、金(au)或其合金中的至少一种形成或者包括铜(cu)、铝(al)、锡(sn)、金(au)或其合金中的至少一种。在某些实施例中，可以省略互连焊盘121。

图6a是示出根据示例实施例的感测模块的平面图。图6b是沿图6a的线iii-iv截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图6a和图6b，感测模块3可以包括膜基底100、半导体芯片200、连接件300、粘合层251、玻璃层250、边框255、绝缘图案260和模塑层270。半导体芯片200可以设置在膜基底100的第一表面100a上。膜基底100可以被构造为具有与参照图5a和图5b描述的特征相同的特征。感测板210可以分别设置在半导体芯片200的像素px上。感测插入件212可以置于感测板210与下焊盘111之间。感测通路110可以分别设置在半导体芯片200的像素px上，并且可以电连接到感测板210。

连接焊盘230可以设置在半导体芯片200的顶表面200b上并且可与感测板210横向间隔开。当在平面图中观察时，如图6a所示，连接通路120可以与连接焊盘230叠置。连接插入件232可以置于连接焊盘230与互连焊盘121之间。连接通路120可以通过互连焊盘121和连接插入件232电连接到连接焊盘230。在某些实施例中，可以省略连接插入件232或互连焊盘121。

互连图案130可以设置在膜基底100的第二表面100b上。互连图案130的端部可以结合到连接通路120。

连接件300可以设置在膜基底100的第二表面100b上。互连图案130的对面的端部可以电连接到连接件300。图4a和图4b的器件310还可以设置在膜基底100的第二表面100b上。在这种情况下，互连图案130可以连接到器件310。

图7a是示出根据示例实施例的膜基底的平面图。图7b是沿图7a的线i-ii截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图7a和图7b，膜基底100可以包括感测通路110、下焊盘111、上焊盘112和互连图案130。感测通路110、下焊盘111和上焊盘112可以被构造为具有与参照图3a和图3b描述的特征相同的特征。

连接通路120可以穿过膜基底100。连接通路120可以与感测通路110横向间隔开，并且可以邻近膜基底100的第一侧面100c设置。互连图案130可以设置在膜基底100的第一表面100a上。当在平面图中观察时，如图7a所示，互连图案130可以设置在感测通路110与膜基底100的第一侧面100c之间。互连图案130的端部可以设置为面对感测通路110。互连图案130的对面的端部可以设置为面对膜基底100的第一侧面100c，并且可以结合到连接通路120。

图8a是示出根据示例实施例的感测模块的平面图。图8b是沿图8a的线iii-iv截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图8a和图8b，感测模块4可以包括膜基底100、半导体芯片200、连接件300、粘合层251、玻璃层250、边框255、绝缘图案260和模塑层270。膜基底100可以被构造为具有与参照图7a和图7b描述的特征相同的特征。半导体芯片200可以设置在膜基底100的第一表面100a上。感测板210可以在半导体芯片200中竖直地设置并且沿像素px水平地设置。感测通路110可以分别设置在像素px上，并且可以电连接到感测板210。

连接焊盘230可以设置在半导体芯片200的顶表面200b上，并且可以与感测板210间隔开。连接插入件232可以设置在连接焊盘230上。互连图案130可以设置在膜基底100的第一表面100a上。互连图案130的端部可以结合到连接插入件232。互连图案130的对面的端部可以邻近膜基底100的第一侧面100c。连接通路120可以穿过膜基底100，并且可以结合到互连图案130的对面的端部。

连接件300可以设置在膜基底100的第二表面100b上，并且可以结合到连接通路120。如图8a所示，连接件300可以与连接通路120叠置。还可以在连接通路120与连接件300之间设置焊盘或凸块。如图4a和图4b所示，还可以在膜基底100的第二表面100b上设置器件310。在这种情况下，互连图案130还可以设置在器件310与连接件300之间。

图9a是示出根据示例实施例的膜基底的平面图。图9b是沿图9a的线i-ii截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图9a和图9b，除了感测通路110、互连图案130和连接通路120之外，膜基底100还可以包括导电通路140和导电图案150。感测通路110、下焊盘111、上焊盘112、连接通路120、互连焊盘121和互连图案130可以被构造为具有与参照图5a和图5b描述的特征相同的特征。

导电通路140可以穿过膜基底100。导电通路140可以与感测通路110横向间隔开。导电通路140可以设置在感测通路110与膜基底100的第二侧面100d之间。膜基底100的第一表面100a和第二表面100b可以通过第二侧面100d彼此连接，第二侧面100d可以设置为与第一侧面100c相对。尽管未示出，但是膜基底100的第二侧面100d可以将第一表面100a和第二表面100b彼此连接，而第二侧面100d可以设置为与第一侧面100c邻近。导电图案150可以设置在膜基底100的第二表面100b上。如图9a所示，导电图案150可以设置在感测通路110与膜基底100的第二侧面100d之间。导电图案150可以结合到导电通路140。导电通路140可以由与连接通路120相同的材料形成或者包括与连接通路120相同的材料，导电图案150可以由与互连图案130相同的材料形成或者包括与互连图案130相同的材料。

图10a是示出根据示例实施例的感测模块的平面图。图10b是沿图10a的线iii-iv截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图10a和图10b，感测模块5可以包括膜基底100、半导体芯片200、连接件300、粘合层251、玻璃层250、边框255、绝缘图案260和模塑层270。半导体芯片200可以设置在膜基底100的第一表面100a上。膜基底100可以被构造为具有与参照图9a和图9b描述的特征相同的特征。感测通路110可以分别设置在半导体芯片200的像素px上，并且可以电连接到感测板210。连接插入件232和连接通路120可以设置在每个连接焊盘230上。互连图案130可以设置在膜基底100的第二表面100b上，并且可以结合到连接通路120。连接通路120和互连图案130的布置和电连接结构可以与参照图6a和图6b描述的布置和电连接结构相同。连接件300可以设置在膜基底100的第二表面100b上。连接件300可以电连接到互连图案130。

导电焊盘240可以设置在半导体芯片200的顶表面200b上，并且与感测板210相比，可以设置在与半导体芯片200的对面的侧面200d邻近的位置处。半导体芯片200的对面的侧面200d可以与侧面200c相对。虽然未示出，但是半导体芯片200的对面的侧面200d可以与侧面200c邻近。这里，半导体芯片200的顶表面200b可以将侧面200c和对面的侧面200d连接。导电焊盘240可以与半导体芯片200的感测板210横向间隔开，并且可以与感测板210电断开。导电焊盘240可以电连接到半导体芯片200的集成电路。导电通路140可以设置在导电焊盘240上。导电插入件242可以置于导电通路140与导电焊盘240之间。导电图案150可以设置在膜基底100的第二表面100b上，并且可以结合到导电通路140。导电图案150可以通过导电通路140和导电插入件242电连接到导电焊盘240。在某些实施例中，可以省略导电插入件242，导电通路140可以与导电焊盘240接触。

器件310可以设置在膜基底100的第二表面100b上，并且可以邻近膜基底100的第二侧面100d。器件310可以结合到导电图案150。器件310的布置不受附图中所示的限制并且可以不同地改变。例如，器件310可以设置在膜基底100的第一表面100a上，在这种情况下，可以省略导电通路140，导电图案150可以设置在膜基底100的第一表面100a上。

图11a是示出根据示例实施例的膜基底的平面图。图11b是沿图11a的线i-ii截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图11a和图11b，膜基底100可以包括感测通路110和互连图案130。感测通路110、下焊盘111和上焊盘112可以被构造为具有与参照图3a和图3b描述的特征相同的特征。

连接通路120可以穿过膜基底100。连接通路120可以设置在感测通路110与膜基底100的第一侧面100c之间。连接通路120可以包括第一连接通路123和第二连接通路125。与第一连接通路123相比，第二连接通路125可以设置在邻近膜基底100的第一侧面100c的位置处。互连图案130可以设置在膜基底100的第二表面100b上。互连图案130的端部可以结合到第一连接通路123。互连图案130的对面的端部可以结合到第二连接通路125。互连焊盘121可以设置在膜基底100的第一表面100a上。互连焊盘121可以设置在连接通路120的底表面上，并且可以结合到连接通路120。互连焊盘121可以由铜(cu)、铝(al)、锡(sn)、金(au)或其合金中的至少一种形成或者包括铜(cu)、铝(al)、锡(sn)、金(au)或其合金中的至少一种。在某些实施例中，可以省略互连焊盘121。

图12a是示出根据示例实施例的感测模块的平面图。图12b是沿图12a的线iii-iv截取的剖面。为了简要描述，可以通过相似或相同的附图标记来识别之前描述的元件，而不用重复其重复的描述。

参照图12a和图12b，感测模块6可以包括膜基底100、半导体芯片200、连接件300、粘合层251、玻璃层250、边框255、绝缘图案260和模塑层270。半导体芯片200可以设置在膜基底100的第一表面100a上。膜基底100可以被构造为具有与参照图11a和图11b描述的特征相同的特征。感测板210可以分别设置在半导体芯片200的像素px上。感测通路110可以分别设置在半导体芯片200的像素px上，并且可以电连接到感测板210。

连接焊盘230可以设置在半导体芯片200的顶表面200b上，并且可以与感测板210横向间隔开。当在平面图中观察时，如图12a所示，第一连接通路123可以与连接焊盘230叠置。如图12b所示，连接插入件232和互连焊盘121可以置于连接焊盘230与第一连接通路123之间。第一连接通路123可以通过互连焊盘121和连接插入件232电连接到连接焊盘230。在某些实施例中，可以省略连接插入件232或互连焊盘121。

互连图案130可以设置在膜基底100的第二表面100b上。互连图案130的端部可以结合到第一连接通路123。互连图案130的对面的端部可以结合到第二连接通路125。

连接件300可以设置在膜基底100的第一表面100a上。第二连接通路125可以结合到连接件300。还可以在膜基底100的第一表面100a上设置图4a和图4b的器件310。在这种情况下，第二连接通路125还可以设置在互连图案130与器件310之间。作为另一示例，图4a和图4b的器件310可以设置在膜基底100的第二表面100b上，互连图案130可以连接到器件310。连接通路120的数量和布置以及互连图案130的布置不受附图中所示的限制并且可以不同地改变。

根据一些示例实施例，感测通路可以设置在感测板上。感测通路可以被构造为将关于用户的触摸事件的信息传输到半导体芯片的感测板。感测通路的使用能够提高半导体芯片的感测操作的灵敏度和精确度。半导体芯片可以通过互连图案电连接到连接件，因此，不需要设置键合线。连接件和半导体芯片可以设置在膜基底上，因此，不需要设置诸如pcb的其它封装基底。因此，能够减小感测模块的尺寸。

虽然已经具体示出并描述了示例实施例，但是本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中做出形式和细节上的变化。