一种基于SOC的5G硬件平台系统及其实现方法与流程

本发明涉及5g技术领域，尤其涉及一种基于soc的5g硬件平台系统及其实现方法。

背景技术：

目前全球关于5g的技术研究正如火如荼的开展，但是3gpp标准化也还在同步进行，迄今为止还没有一个定型的版本。多数从事5g研究的厂商一致认为，到2020年前后，5g才能逐步进入商用阶段，并在全球范围内走进人们的生活。

基于5g协议的不确定性，对测试终端的软件架构设计提出了挑战。与传统的基于fpga、专用芯片或dsp的系统不同，基于通用处理器(gpp)实现的纯软件架构的开放式5g无线系统可以方便地使用各种成熟的软件工程方法，提高软件开发效率与开发质量。

尽管数字信号处理器(dsp)近年来在架构、性能和功耗上都取得了很多进步，为基于软件实现的移动通信基站提供了更多的选择，但是由于不同厂家甚至同一厂家的各种dsp在向后兼容性上不一致，而且所支持的实时操作系统也不尽相同，因此业界目前缺少统一的平台和标准。与此同时，随着通用处理器相关技术的迅速发展，通用处理器逐渐可以满足数字信号处理等具有高数据负荷运算的要求，为软件实现数字信号处理提供了新的选择。

尽管采用通用处理器完成基带信号处理在系统费用、容量和灵活性等方面都显示出传统专用硬件所没有的优势，但是，采用通用处理器处理实时基带信号也带来了新的挑战，首当其冲的就是对于移动通信中使用的大量数字信号处理算法，由于其高实时性的要求，传统基站和终端设计都是主要在硬件平台上以数字信号处理器的方式进行实现。

因此，现有技术还有待于改进和发展。

技术实现要素：

鉴于上述现有技术的不足，本发明的目的在于提供一种基于soc的5g硬件平台系统及其实现方法，旨在通过引入soc来协助实现实时数字信号处理，同时搭建了新一代大容量通用硬件平台，设计了一种基于硬件soc的数字信号处理方法。

本发明的技术方案如下：

一种基于soc的5g硬件平台系统，其中，包括fmc板卡和zynq处理器，所述zynq处理器集成有arm芯片和fpga处理器，所述fmc板卡与所述fpga处理器连接。

所述的5g硬件平台系统，其中，所述fmc板卡采用ad9371芯片。

所述的5g硬件平台系统，其中，还包括一电源模块，用于对5g硬件平台系统进行供电。

所述的5g硬件平台系统，其中，还包括一时钟模块，所述时钟模块接外部输入或者由本地板卡产生。

所述的5g硬件平台系统，其中，所述fpga处理器的基带数字接口支持4道第三代pcie。

一种如上所述的基于soc的5g硬件平台系统的实现方法，其中，包括步骤：

接收到射频模拟数据后，通过变频和采样后传输到所述fpga处理器中；

所述fpga处理器透传射频模拟数据到fmc板卡；

所述fmc板卡对射频模拟数据进行fft和mimo解调后传输到fpga处理器；

在fpga处理器中进行解码，并自适应传输到gpp层。

所述的实现方法，其中，所述fmc板卡采用ad9371芯片。

所述的实现方法，其中，所述5g硬件平台系统包括一电源模块，用于对5g硬件平台系统进行供电。

所述的实现方法，其中，所述5g硬件平台系统包括一时钟模块，所述时钟模块接外部输入或者由本地板卡产生。

所述的实现方法，其中，所述fpga处理器的基带数字接口支持4道第三代pcie。

有益效果：本发明通过引入soc来协助实现实时数字信号处理，同时搭建了新一代大容量通用硬件平台，设计了一种基于硬件soc的数字信号处理方法。

附图说明

图1为本发明的5g硬件平台系统的架构图。

图2为本发明中5g硬件平台系统的软硬结合的总体架构设计。

具体实施方式

本发明提供一种基于soc的5g硬件平台系统及其实现方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，图1为本发明的5g硬件平台系统的架构图，如图所示，其包括fmc板卡和zynq处理器，所述zynq处理器集成有arm芯片和fpga处理器，所述fmc板卡与所述fpga处理器连接。

在基于siso（单入单出）的设计中，需要一块amc板卡和一块fmc板卡，如果需要支持mimo则需要至少2块fmc板卡，在5m和10m系统带宽的情况下，一块amc板卡即可，如果需要支持20mhz的系统带宽则需要2块amc板卡，现有的utca外壳支持插入5块amc或fmc板卡。

基于soc的硬件设计是在现有射频板卡的基础上集成强大的实时硬件处理模块，首先在射频系统上以前板卡是采用lime的transceiver(收发信机)，这个芯片的缺点是系统带宽不支持5g系统要求的100mhz的带宽需求，因此本发明采用adi的ad9371芯片，其支持基带实时处理能力到120mhz,同时ad9371单芯片就支持mimo（双发双收）。

在soc的选取上，本发明是基于xilinx的zynq处理器来进行设计，该zynq处理器里面集成arm芯片和高性能的fpga处理器，在fpga处理器中可以分解部分基带模块在此运行，充当加速器的作用或是作为中频接口模块使用。arm芯片作为控制接口。

所述fpga处理器的基带数字接口支持4道第三代pcie，提供3.938gb/s的传输能力。

进一步，所述5g硬件平台系统还包括一电源模块，用于对5g硬件平台系统进行供电。

所述5g硬件平台系统还包括一时钟模块，所述时钟模块接外部输入或者由本地板卡产生。接外部输入的设计主要是为了支持mimo设计中，2个通道需要频率和相位上的同步需求。在mimo设计中，可以一个模块从自有模块中产生，同时提供输入到另外一个板卡，这样就保证了时钟源在频率和相位上的一致。

后续对本发明如何灵活、实时的实现5g协议栈的功能进行说明。

如图2所示，在接收到射频模拟数据后，通过ad9371下变频和adc采样后，传输到soc中的fpga处理器中，所述fpga处理器开始选择透传（透明传输）数据到fmc板卡，fmc板卡中跑的是软的协议栈，软的协议栈是基于ubuntulowlatency（低延迟内核），在fmc板卡中进行fft和mimo解调后，比特级的ldpc/turbo译码功能转到fpga处理器中完成，同时为保证上下行链路的反馈实时性，harq（混合自适应重传）模块进行适当调整和剥离，其主体功能在fmc板卡中完成。gpp层中的聚合主要是指应用层的功能组合和优化也是在fmc板卡中完成。

本发明的一个显著优势是在一个fpga处理器能同时支持3个流（stream）的数据处理。一个fpga处理器的处理能力能同时支持多块fmc板的处理，比如mimo功能，2块fmc板卡同时跑软的协议栈，2个协议栈的部分比特级处理模块下移到fpga中完成。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。