基于静态随机存取存储器的认证电路的制作方法

本发明实施例涉及基于静态随机存取存储器的认证电路。

背景技术：

随着越来越多地用到利用集成电路的电子装置来为各种不同应用提供不同类型信息，越来越需要充分保护敏感和/或关键信息，可将信息存储于一电子装置中以将对这些信息的存取限制于仅具有存取信息权限的其它装置。应用的某些实例包含：认证装置、保护一装置内的机密信息和使两个或多于两个装置之间的一通信安全。

物理不可复制功能(puf)是一物理结构，通常其位于一集成电路内、响应于到puf的输入(例如，查问/请求)而提供若干个对应输出(例如，响应)。每一puf提供一或多组请求-响应对。可通过由puf提供的这些请求-响应对来建立集成电路的一身份识别。在身份识别建立的情况下，可在装置之间提供安全通信。puf也可用于现有认证目的以替换将一身份识别指派到一电子装置的当前方法。由于puf是基于一制造制程的固有性质，因此puf具有优于习用认证方法的各种优势，习用认证方法在一装置上刻写可较容易模仿和/或逆向设计的一身份识别。

技术实现要素：

本发明实施例涉及一种存储器装置包括：存储器块，其包含多个存储器位，其中每一位经配置以呈现第一逻辑状态；和认证电路，其耦合到所述多个存储器位，其中所述认证电路经配置以在经减小读取余裕条件或经减小写入余裕条件下存取第一位，以通过检测所述第一逻辑状态是否翻转到第二逻辑状态来确定所述第一位的稳定性，并基于至少所述第一位的所述经确定稳定性而产生物理不可复制功能(puf)签名。

本发明实施例涉及一种存储器装置包括：存储器块，其包含多个存储器位，其中每一位经配置以呈现第一逻辑状态；和认证电路，其耦合到所述多个存储器位，其中所述认证电路经配置以在经减小读取余裕条件或经减小写入余裕条件下存取第一位以通过检测所述第一逻辑状态是否翻转到第二逻辑状态来确定所述第一位的稳定性，且如果所述第一逻辑状态翻转，那么使用所述第二逻辑状态来产生物理不可复制功能(puf)签名。

本发明实施例涉及一种存储器装置包括：存储器块，其包含多个存储器位，其中每一位经配置以呈现第一逻辑状态；和认证电路，其耦合到所述多个存储器位，所述认证电路包括：电压控制器，其经配置以将位电压提供到第一位；字线(wl)电压控制器，其经配置以将wl电压提供到所述第一位；wl脉冲宽度控制器，其经配置以将所述wl电压的wl脉冲宽度提供到所述第一位；和puf控制器，其耦合到所述电压控制器、所述wl电压控制器和所述wl脉冲宽度控制器，其中所述puf控制器经配置以使用所述电压控制器或所述wl电压控制器，使得在经减小读取余裕条件下存取所述第一位，且使用所述电压控制器、所述wl电压控制器或所述wl脉冲宽度控制器，使得在经减小写入余裕条件下存取所述第一位。

附图说明

当搭配附图阅读时，依据以下详细说明可最佳地理解本揭露的方面。应注意，各种装置未必按比例绘制。事实上，为论述的清晰起见，可任意地增大或减小各种装置尺寸。

图1图解说明根据某些实施例的包含认证电路的存储器装置的示范性框图。

图2a图解说明根据某些实施例的图1的存储器装置的存储器块的示范性电路图。

图2b图解说明根据某些实施例的图2a的存储器块的存储器位的示范性电路图。

图3a图解说明根据某些实施例的由图1的存储器装置使用以基于经减小读取余裕而产生物理不可复制功能(puf)签名的示范性信号。

图3b图解说明根据某些实施例的由图1的存储器装置使用以基于另一经减小读取余裕而产生物理不可复制功能(puf)签名的示范性信号。

图3c图解说明根据某些实施例的由图1的存储器装置使用以基于经减小写入余裕而产生物理不可复制功能(puf)签名的示范性信号。

图3d图解说明根据某些实施例的由图1的存储器装置使用以基于另一经减小写入余裕而产生物理不可复制功能(puf)签名的示范性信号。

图3e图解说明根据某些实施例的由图1的存储器装置使用以基于又一经减小写入余裕而产生物理不可复制功能(puf)签名的示范性信号。

图4图解说明根据各种实施例的基于一或多个经减小读取余裕而产生物理不可复制功能(puf)签名的方法的示范性流程图。

图5图解说明根据各种实施例的基于一或多个经减小写入余裕而产生物理不可复制功能(puf)签名的方法的另一示范性流程图。

具体实施方式

以下揭露内容阐述各种示范性实施例以用于实施标的物的不同特征。下文阐述组件和布置的特定实例以简化本揭露。当然，这些特定实例仅是实例且并不意图是限制性的。举例来说，应理解当一元件被称为“连接到”或“耦合到”另一元件时，其可直接连接到或耦合到另一元件或者可存在一或多个介入元件。

物理不可复制功能(puf)通常用于认证和秘密金钥存储而不需要安全电可擦除可编程只读存储器(eeprom)和/或其它昂贵硬件(例如，以电池支持的静态随机存取存储器)。puf从集成电路(ic)的物理特性衍生出密码而非在数字存储器中存储密码。puf基于以下观点：即使使用相同制造制程来制作多个ic，每一ic可由于制造变化性而仍稍微不同。puf利用此变化性来衍生出为ic中的每一者所独有的“密码”信息(例如，硅“生物特征”)。通常，此密码信息被称为ic的“签名”。另外，由于定义签名的制造变化性，因此甚至在完全了解ic设计的情况下也不能制造两个相同ic。ic的各种类型的变化性可用于定义这一签名，例如(举例来说)静态随机存取存储器(sram)装置的门延迟、阈值电压、通电状态和/或ic的各种物理特性中的任一者。

根据本揭露的各种实施例，在使用跨越sram装置的每一位的制造变化性来产生puf签名的实例中，可使用位的固有趋势来确定这一位是否适合于提供可靠puf签名。应理解，即使sram装置包含对称单元(位)，一或多个制造变化性仍可在sram装置被存取(例如，通电、读取、写入等)时使得sram装置的每一位固有地趋向处于一高状态(即，逻辑“1”)或处于一低状态(即，逻辑“0”)。换句话说，每一位可具有呈现逻辑1或逻辑0的一固有趋势，且此外某些位可具有强固有趋势且某些位可具有弱固有趋势。当一位具有强固有趋势时，每当sram装置被存取时位可保持或转变到其“优选”逻辑状态。在某些实施例中，这一位可被称为“稳定位”。当一位具有弱固有趋势时，位不具有“优选”逻辑状态。即，每当sram装置被存取时，具有弱固有趋势的位有时可呈现(例如，保持或转变到)第一逻辑状态且有时呈现(例如，保持或转变到)第二逻辑状态。在某些实施例中，这一位可被称为“不稳定位”。

本揭露的实施例提供认证电路，所述认证电路耦合到包含多个位的sram块且经配置以通过使用各种“经减小余裕”技术来识别每一位的固有趋势类型，即，强固有趋势或弱固有趋势。在识别出每一位的固有趋势类型之后，认证电路可旋即筛除具有弱固有趋势的位(即，不稳定位)，且使用具有强固有趋势的位(即，稳定位)来产生puf签名。如此，基于稳定位而产生的puf签名可更加可靠，此乃因puf签名使用由跨越sram块的稳定位中的每一者提供的上述优选逻辑状态。

图1图解说明根据各种实施例的存储器装置100。如所展示，存储器装置100包含sram块102和耦合到sram块102的认证电路104。尽管在图1的图解说明实施例中认证电路104经图解说明为独立于sram块102的组件，但在某些实施例中，认证电路104可被集成或插入于sram块102中但仍在本揭露的范围内。根据本揭露的某些实施例，认证电路104经配置以通过使用sram块102的位的上述“优选”逻辑状态来产生为sram块102所独有的puf签名，详细论述如下。

在某些实施例中，sram块102包含多个(存储器)位。所述多个位被布置成列-行配置(即，阵列)，下文将关于图2a的示范性示意图对此做更详细地展示和论述。此外，sram块102的位中的每一者包含6-晶体管sram(6t-sram)位，下文将关于图2b对此做更详细地阐述。然而，sram块102的位可被实施为各种类型的sram位中的任一种，例如(举例来说)2t-2rsram位、4t-sram位、8t-sram位等。

如所展示，在某些实施例中，认证电路104包含电压控制器106、字线(wl)控制器108、wl脉冲宽度控制器110、数据库112和物理不可复制功能(puf)控制器114，上述每一者透过数据总线116耦合到彼此。在某些实施例中，认证电路104的所有组件(即，电压控制器106、wl电压控制器108、wl脉冲宽度控制器110、数据库112和puf控制器114)可耦合到共同数据总线116以实现相互通信。在某些实施例中，认证电路104包含输入端口118和输出端口120。认证电路104的输入端口118经配置以接收请求/查问(例如，给经耦合sram块102通电的请求、存取sram块102的机密信息的请求等)。在某些实施例中，认证电路104的输出端口120经配置以基于sram块102的位的优选逻辑状态响应于请求而提供响应(例如，puf签名)。在某些实施例中，这些输入端口和输出端口可直接耦合到puf控制器114。即，根据这些实施例，puf控制器114经配置以透过输入端口118接收请求并透过输出端口120提供响应。在某些实施例中，由认证电路104/puf控制器114提供的请求和对应响应两者可皆存储为请求-响应对以供进一步密码编译使用(例如，密码编译金钥产生制程)。

如上文所阐述，每一位的固有趋势(即，强固有趋势或弱固有趋势)是通过各种经减小余裕技术由认证电路104识别。此外，在某些实施例中，经减小余裕技术中的每一者可由电压控制器106、wl电压控制器108、wl脉冲宽度控制器110和/或puf控制器114执行。更具体来说，puf控制器114可使用数据总线116来控制电压控制器106，以便使得电压控制器106为经减小“读取余裕”提供经减小“位电压”或为经减小“写入余裕”提供经增加“位电压”。puf控制器114可使用数据总线116来控制wl电压控制器108，以便使得wl电压控制器108为经减小“读取余裕”提供经增加“wl电压”或为经减小“写入余裕”提供经减小“wl电压”。此外，puf控制器114可使用数据总线116来控制wl脉冲宽度控制器110，以便使得wl脉冲宽度控制器110为经减小“写入余裕”提供经减小“wl脉冲宽度”，下文将分别关于图3a、3b、3c、3d和3e对此做更详细地阐述。

仍参考图1，在某些实施例中，数据库112包含非易失性存储器(nvm)装置，其中nvm装置可包含多个单元。在某些实施例中，数据库112的每一单元可包含单个位(下文称为“nvm位”)，但在某些其它实施例中，数据库112的每一单元可包含两个或多于两个nvm位但仍在本揭露的范围内。单元中的每一nvm位可被称为“熔丝”。举例来说，如果数据库112包含10个单元且每一单元具有一个nvm位，那么数据库112包含10个nvm熔丝。在某些实施例中，数据库112经配置以存储稳定位或不稳定位的位置，下文将关于图3a到3e对此做更详细地论述。

现在参考图2a，展示sram块102的示范性电路图。在某些实施例中，sram块102包含多个位200-1、200-2、200-3、200-4、200-5、200-6、200-7、200-8和直至200-9。尽管仅展示了9个位，但sram块102中可包含任何期望数目个位但仍在本揭露的范围内。如上文所阐述，位200-1、200-2、200-3、200-4、200-5、200-6、200-7、200-8和200-9被布置成列-行配置。更具体来说，在某些实施例中，sram块102包含：并列布置的位线(bl)202-1、202-3和202-5；同样并列布置的反位线(bbl)202-2、202-4和202-6；以及正交于bl和bbl而并列布置的字线(wl)202-7、202-8和202-9。如此，sram块102可包含第一多个列(例如，垂直布置)和第二多个行(例如，水平布置)，其中每一列包含相应对bl和bbl且每一行包含相应wl。举例来说，如图2a所图解说明实施例中所展示，sram块102包含列“a”、“b”和“c”以及行“a”、“b”和“c”，其中列a包含相应bl202-1和bbl202-2；列b包含相应bl202-3和bbl202-4；列c包含相应bl202-5和bbl202-6；行a包含相应wl202-7；行b包含相应wl202-8；且行c包含相应wl202-9。

此外，每一列包含各自耦合到所述列的相应bl和bbl以及不同单独wl的一或多个位。举例来说，列a包含位200-1、200-4和200-7，其中位200-1、200-4和200-7各自分别耦合到bl202-1和bbl202-2以及wl202-7、202-8和202-9；列b包含位200-2、200-5和200-8，其中位200-2、200-5和200-8各自分别耦合到bl202-3和bbl202-4以及wl202-7、202-8和202-9；列c包含位200-3、200-6和200-9，其中位200-3、200-6和200-9各自分别耦合到bl202-5和bbl202-6以及wl202-7、202-8和202-9。

如上文所阐述，sram块102的每一位(例如，200-1、200-2、200-3、200-4、200-5、200-6、200-7、200-8、200-9等)可包含多个晶体管(例如，针对6tsram位的6个mosfet、针对8tsram位的8个mosfet等)以存储数据位。在某些实施例中，可通过透过对应bl、bbl和/或wl施加一高状态(即，逻辑“1”)或一低状态(即，逻辑“0”)来将存储于每一位中的这一数据位写入到所述位，下文将对此做更详细地阐述。

图2b图解说明根据本揭露的各种实施例的被实施为6t-sram位的位200-1的示范性电路图。如所展示，位200-1包含晶体管：m1、m2、m3、m4、m5和m6。由于sram块102的位彼此大体上类似，因此为清晰起见，以下对位的晶体管的配置和操作的论述将仅针对位200-1。

在某些实施例中，晶体管m2与m3形成为第一反向器且晶体管m4与m5形成为第二反向器，其中第一反向器与第二反向器彼此耦合。更具体来说，第一反向器和第二反向器各自耦合于第一电压参考203与第二电压参考233之间。通常，第一电压参考203是施加到位200-1的供应电压的电压电平。在某些实施例中，第一电压参考203通常被称为“位电压”。第二电压参考233通常被称为“接地”。在某些实施例中，位电压203由认证电路104(图1)的电压控制器106控制。举例来说，位电压203的范围可介于从vdd的约30％到vdd的约130％之间，其中vdd是在sram块102被存取时施加到sram块102的位中的每一者的标称电压电平。此外，第一反向器耦合到晶体管m1，且第二反向器耦合到晶体管m6。除耦合到反向器之外，晶体管m1和m6两者也都耦合到wl202-7且各自分别耦合到bl202-1和bbl202-2。晶体管m1和m6通常被称为位200-1的存取晶体管。在某些实施例中，晶体管m1、m3、m5和m6各自包含nmos晶体管，且m2和m4各自包含pmos晶体管。尽管图2b所图解说明的实施例展示m1到m6是nmos或pmos晶体管，但适合用于存储器装置中的各种晶体管或装置中的任一种(例如举例来说，双极结晶体管(bjt)、高电子迁移率晶体管(hemt)等)可实施为m1到m6中的至少一者。

通常，当sram位(例如，200-1、200-2、200-3、200-4等)呈现/存储数据位时，sram位的第一节点经配置以处于第一逻辑状态(1或0)，且sram位的第二节点经配置以处于第二逻辑状态(0或1)，其中所述第一逻辑状态与所述第二逻辑状态彼此互补。在某些实施例中，第一节点处的第一逻辑状态是由sram单元存储的数据位。举例来说，在图2b所图解说明的实施例中，位200-1包含节点250和260。当位200-1呈现一数据位(例如，逻辑1)时，节点250经配置以处于逻辑1状态，且节点260经配置以处于逻辑0状态。

更具体来说，可通过使用对应bl202-1、bbl202-2和wl202-7将这一数据位写入到位200-1。作为一代表性实例，为将逻辑1写入到位200-1，在某些实施例中，电压控制器106通过将位电压203拉升到期望值(例如，vdd)来接通位200-1。然后wl电压控制器108通过将wl202-7拉升到期望“wl电压”(例如，vdd)来确证wl202-7，使得存取晶体管m1和m6被接通。更具体来说，wl202-7保持于wl电压处达一特定时间段，所述特定时间段下文称为“wl脉冲宽度”，其可由wl脉冲宽度控制器110控制。在wl脉冲宽度(即，m1和m6是on)期间，bl202-1和bbl202-2各自分别被施加有对应于高逻辑状态的第一电压(例如，vdd)和对应于低逻辑状态的第二电压(例如，接地)以将逻辑1写入到节点250且将逻辑0写入到节点260。另一方面，为了从位200-1读出经写入或经存储逻辑状态，在某些实施例中，电压控制器106将位200-1的位电压203拉升到约vdd。然后，wl电压控制器108将bl202-1和bbl202-2预充电到vdd。wl电压控制器108通过将wl202-7拉升到期望wl电压(例如，vdd)来确证wl202-7，使得存取晶体管m1和m6被接通。因此，通过比较bl202-1与bbl202-2之间的电压差或电流差来读出存储于位200-1中的逻辑状态。

在某些实施例中，读出操作可由puf控制器114(图1)执行。如此，puf控制器114可包含用以执行这一功能性的一或多个输入/输出(i/o)电路，例如(举例来说)感测放大器等。在某些其它实施例中，一或多个i/o电路可实施为位于认证电路104内部或外部的独立电路块。举例来说，可将一或多个i/o电路集成到sram块102中。

概括来说，根据各种实施例，sram块102的每一位具有强固有趋势或弱固有趋势。当一位具有强固有趋势时，所述位被归类为稳定位且因此具有优选逻辑状态。当一位具有弱固有趋势时，所述位被归类为不稳定位且因此不具有优选逻辑状态。在某些实施例中，位的稳定性(即，稳定或不稳定)可通过上述“经减小余裕”技术来确定。更具体来说，图3a和3b旨在论述使用“经减小读取余裕”技术来确定每一位的稳定性。图3c、3d和3e旨在论述使用“经减小写入余裕”技术来确定每一位的稳定性。由于经减小余裕技术是由图1到2b中所阐述的若干组件中的一或多者执行，因此将结合图1到2b提供图3a到3e的以下论述。

在某些实施例中，响应于透过输入端口118接收的查问，puf控制器114(图1)经配置以使认证电路104的一或多个对应组件(例如，电压控制器106、wl电压控制器108、wl脉冲宽度控制器110等)执行经减小余裕技术中的至少一者。一旦跨越sram块102的每一位的稳定性由puf控制器114确定，在某些实施例中，puf控制器114便可直接使用稳定位的优选逻辑状态来产生puf签名。

另外或者另一选择是，在某些实施例中，“映图”指示每一位的稳定性可由puf控制器114产生且存储于数据库112中。如上文所阐述，数据库112可包含各自是从sram块102的位一对一映射而来的多个nvm位。如此，映图可包含多个nvm位，且在所述映图中每一nvm位可包含sram块102的对应位的稳定性信息。此外，如果sram块102的对应位经确定为稳定位(即，具有强固有趋势)，那么每一nvm位可包含相应优选逻辑状态。存储于数据库112中的这一映图稍后可由puf控制器114存取以产生另一puf签名。在某些其它实施例中，所述映图可由puf控制器114适应性地更新以便使所述映图反映sram块102的每一位的最新稳定性和相应优选逻辑状态。

图3a图解说明根据各种实施例的当位200-1的逻辑状态在经减小位电下被读出时wl202-7、bl202-1、bbl202-2和位电压203所呈现的示范性信号。所述信号中的每一者随时间在高逻辑状态(例如，vdd)与低逻辑状态(例如，接地)之间转变。在某些实施例中，在于时间“t0”处读取位200-1之前，电压控制器106通过将位电压203拉升到vdd来提前接通位200-1，且将bl202-1和bbl202-2预充电到vdd。当读取位200-1时(即，在时间“t1”处)，wl电压控制器108确证wl202-7，使得wl202-7上wl电压被拉升到vdd。为简洁起见，数字202-7可互换使用以指代wl202-7自身和wl202-7上的wl电压。在wl电压202-7转变到vdd之前、同时或之后，puf控制器114可使电压控制器106将位电压203从vdd减小到“经减小vdd”，如所展示。在某些实施例中，所述经减小vdd是约vdd的30％到约vdd的80％。当读取位200-1时，在此经减小vdd下操作位200-1可造成位200-1的经减小读取余裕。更具体来说，当读取位200-1时，在所述经减小vdd下，最初存储于位200-1中的逻辑状态可经受改变。举例来说，当位200-1在读取操作之前最初呈现/存储逻辑1时，预期从位200-1读取逻辑1而位200-1的位电压203仍保持在vdd处。然而，在某些实施例中，经减小vdd可使位200-1被读取为具有与预期逻辑状态互补的逻辑状态，即，逻辑0。即，在经减小vdd下，预期逻辑状态(即最初所存储逻辑状态)可翻转。在某些实施例中，在经减小vdd下，逻辑状态的这一翻转可使位200-1被归类为具有强固有趋势，且此经翻转逻辑状态(即，在此实例中是逻辑0)可表示位200-1的优选逻辑状态。因此，puf控制器114可确定位200-1是将用于产生puf签名的稳定位。然而，如果经减小vdd未使位200-1被读取为具有经翻转逻辑状态，那么puf控制器114可确定位200-1是不可用于产生puf签名的不稳定位。遵循上述操作，puf控制器114经配置以使电压控制器106将经减小vdd提供到sram块102的每一位，以便跨越sram块102确定每一位的稳定性，且在某些实施例中，跨越sram块102使用位的所述经确定稳定性来产生puf签名。

图3b图解说明根据各种实施例的当位200-1的逻辑状态在经增加wl电压下被读出时wl202-7、bl202-1、bbl202-2和位电压203所呈现的示范性信号。所述信号中的每一者随时间在高逻辑状态(例如，经增加wl电压)与低逻辑状态(例如，接地)之间转变。类似地，在某些实施例中，在于时间“t0”处读取位200-1之前，电压控制器106通过将位电压203拉升到vdd来提前接通位200-1，且将bl202-1和bbl202-2预充电到vdd。当在时间“t1”处读取位200-1时，puf控制器114可使wl电压控制器108使wl电压202-7超出vdd而增加到“经增加wl电压”，如所展示。在某些实施例中，经增加wl电压是约vdd的110％到约vdd的130％。当读取位200-1时，在这一经增加wl电压下操作位200-1可造成位200-1的经减小读取余裕。更具体来说，当在所述经增加wl电压下读取位200-1时，最初存储于位200-1中的逻辑状态可经受改变，此大体上类似于图3a中所论述的最初所存储逻辑状态的翻转。因此，puf控制器114可确定位200-1的稳定性和其优选逻辑状态(如果可用)。在某些实施例中，puf控制器114可使wl电压控制器108将经增加wl电压提供到sram块102的每一位，以便跨越sram块102识别每一位的稳定性，且在某些实施例中，跨越sram块102使用所述经识别稳定性来产生puf签名。

图3c图解说明根据各种实施例的当在经增加位电压下将逻辑状态写入到位200-1时wl202-7、bl202-1、bbl202-2和位电压203所呈现的示范性信号。所述信号中的每一者随时间在高逻辑状态(例如，经增加vdd)与低逻辑状态(例如，接地)之间转变。在某些实施例中，在经增加位电压下在将逻辑状态写入位200-1之前，位200-1已被写入有第一逻辑状态。在某些实施例中，puf控制器114使电压控制器106对bl202-1施加对应于第一逻辑状态的第一电压(例如，vdd)，以便将第一逻辑状态写入到位200-1。在某些实施例中，如所展示，在时间“t0”处，位电压203被提前拉升到vdd，且在写入第一逻辑状态期间或之后bl202-1和bbl202-2各自被预充电到vdd。在时间“t1”处，wl电压控制器108然后将wl电压202-7拉升到vdd，以便接通位200-1的存取晶体管(例如，m1和m6)。在某些实施例中，在时间t1处，puf控制器114可使电压控制器106将位电压203从vdd增加到“经增加vdd”(如所展示)，且透过bl202-1和bbl202-2将第二逻辑状态写入到位200-1，其中第二逻辑状态与第一逻辑状态互补。在某些实施例中，经增加vdd是约vdd的110％到约vdd的130％。当位200-1被写入时，在这一经增加vdd下操作位200-1可造成位200-1的经减小写入余裕。更具体来说，当位200-1在所述经增加vdd下被写入时，最初存储于位200-1中的逻辑状态(即，在此实例中是第一逻辑状态)可经受改变。举例来说，在写入操作之前在经减小写入余裕的情况下当位200-1最初呈现/存储逻辑1时，预期从位200-1读取逻辑1。然而，在某些实施例中，经增加vdd可使位200-1被重写有与预期逻辑状态互补的逻辑状态，即，逻辑0。即，在经增加vdd下，预期逻辑状态(也称为第一逻辑状态)可被第二逻辑状态重写且因此翻转。在某些实施例中，在经增加vdd下当位200-1被写入有互补逻辑状态时，逻辑状态的这一翻转可使位200-1被归类为具有强固有趋势，且此经翻转逻辑状态(即，在此实例中是逻辑0)可表示位200-1的优选逻辑状态。如此，puf控制器114可确定位200-1是将用于产生puf签名的稳定位。另一方面，如果经增加vdd未使位200-1被重写有经翻转逻辑状态，那么puf控制器114可确定位200-1是不能用于产生puf签名的不稳定位。遵循上述操作，puf控制器114经配置以使电压控制器106将经增加vdd提供到sram块102的每一位，以便跨越sram块102确定每一位的稳定性，且在某些实施例中，跨越sram块102使用所述经确定稳定性来产生puf签名。在某些实施例中，在经增加vdd下在写入操作之后，puf控制器114经配置以读出sram块102的每一位的逻辑状态，以便确定翻转是否发生，并使用位的所述经翻转逻辑状态(即，稳定位的优选逻辑状态)来产生puf签名。

图3d图解说明根据各种实施例的当在经减小wl电压下将逻辑状态写入到位200-1时wl202-7、bl202-1、bbl202-2和位电压203所呈现的示范性信号。所述信号中的每一者随时间在高逻辑状态(例如，vdd)与低逻辑状态(例如，接地)之间转变。在某些实施例中，在经增加位电压下在将逻辑状态写入位200-1之前，位200-1已被写入有第一逻辑状态。在某些实施例中，puf控制器114使电压控制器106对bl202-1施加对应于第一逻辑状态的第一电压(例如，vdd)，以便将第一逻辑状态写入到位200-1。在某些实施例中，如所展示，在时间“t0”处，位电压203被提前拉升到vdd，且在写入第一逻辑状态期间或之后bl202-1和bbl202-2各自被预充电到vdd。在某些实施例中，在时间“t1”处，puf控制器114可使wl电压控制器108将wl电压202-7拉升到“经减小vdd”，以便弱接通位200-1的存取晶体管(例如，m1和m6)。此外，在时间t1处，puf控制器114可使电压控制器106透过bl202-1和bbl202-2将第二逻辑状态写入到位200-1，其中第二逻辑状态与第一逻辑状态互补。在某些实施例中，经减小wl电压是约vdd的30％到约vdd的80％。当位200-1被写入时，在此经减小wl电压下操作位200-1可造成位200-1的经减小写入余裕。更具体来说，当位200-1在经减小wl电压下被写入时，最初存储于位200-1中的逻辑状态(即，第一逻辑状态在此实例中)可经受改变。举例来说，在写入操作之前在经减小写入余裕的情况下，当位200-1最初呈现/存储逻辑1时，预期从位200-1读取逻辑1。然而，在某些实施例中，经减小wl电压可使位200-1被重写有与预期逻辑状态互补的逻辑状态，即，逻辑0。即，在经减小wl电压下，预期逻辑状态(也称为第一逻辑状态)可被第二逻辑状态重写且因此翻转。在某些实施例中，在经减小wl电压下当位200-1被写入有互补逻辑状态时，逻辑状态的这一翻转可使位200-1被归类为具有强固有趋势，且此经翻转逻辑状态(即，在此实例中是逻辑0)可表示位200-1的优选逻辑状态。如此，puf控制器114可确定位200-1是将用于产生puf签名的稳定位。另一方面，如果经减小wl电压未使位200-1被重写有经翻转逻辑状态，那么puf控制器114可确定位200-1是不可用于产生puf签名的不稳定位。遵循上述操作，puf控制器114经配置以使wl电压控制器108将经减小wl电压提供到sram块102的每一位，以便跨越sram块102确定每一位的稳定性，且在某些实施例中，跨越sram块102使用所述经确定稳定性来产生puf签名。在某些实施例中，在经减小wl电压下在写入操作之后，puf控制器114经配置以读出sram块102的每一位的逻辑状态，以便确定翻转是否发生，并使用位的所述经翻转逻辑状态(即，稳定位的优选逻辑状态)来产生puf签名。

图3e图解说明根据各种实施例的当在经减小wl脉冲宽度下将逻辑状态写入到位200-1时wl202-7、bl202-1、bbl202-2和位电压203所呈现的示范性信号。所述信号中的每一者随时间在高逻辑状态(例如，vdd)与低逻辑状态(例如，接地)之间转变。在某些实施例中，在经增加位电压下在将逻辑状态写入位200-1之前，位200-1已被写入有第一逻辑状态。在某些实施例中，puf控制器114使电压控制器106对bl202-1施加对应于第一逻辑状态的第一电压(例如，vdd)，以便将第一逻辑状态写入到位200-1。在某些实施例中，在将第一电压施加到bl202-1之前，puf控制器114可使wl脉冲宽度控制器110确证wl202-7达一预定持续时间302，以便接通存取晶体管m1和m6。在某些实施例中，如所展示，在时间“t0”处，位电压203被提前拉升到vdd，且在写入第一逻辑状态期间或之后bl202-1和bbl202-2各自被预充电到vdd。在某些实施例中，在时间“t1”处，puf控制器114可使wl脉冲宽度控制器110将wl电压202-7拉升到vdd但具有经减小wl脉冲宽度304，以便弱接通位200-1的存取晶体管(例如，m1和m6)。此外，在时间t1处，puf控制器114可使电压控制器106透过bl202-1和bbl202-2将第二逻辑状态写入到位200-1，其中第二逻辑状态与第一逻辑状态互补。当位200-1被写入时，在此经减小wl脉冲宽度下操作位200-1可造成位200-1的经减小写入余裕。更具体来说，当位200-1在经减小wl脉冲宽下被写入时，最初存储于位200-1中的逻辑状态(即，在此实例中是第一逻辑状态)可经受改变。举例来说，在写入操作之前在经减小写入余裕的情况下当位200-1最初呈现/存储逻辑1时，预期从位200-1读取逻辑1。然而，在某些实施例中，经减小wl脉冲宽度可使位200-1被重写有与预期逻辑状态互补的逻辑状态，即，逻辑0。即，在经减小wl脉冲宽度下，预期逻辑状态(也称为第一逻辑状态)可被第二逻辑状态重写且因此翻转。在某些实施例中，在经减小wl脉冲宽度下当位200-1被写入有互补逻辑状态时，逻辑状态的这一翻转可使位200-1被归类为具有强固有趋势，且此经翻转逻辑状态(即，在此实例中是逻辑0)可表示位200-1的优选逻辑状态。如此，puf控制器114可确定位200-1是将用于产生puf签名的稳定位。另一方面，如果经减小wl脉冲宽度未使位200-1被重写有经翻转逻辑状态，那么puf控制器114可确定位200-1是不可用于产生puf签名的不稳定位。遵循上述操作，puf控制器114经配置以使wl脉冲宽度控制器110将经减小wl脉冲宽度提供到sram块102的每一位，以便跨越sram块102确定每一位的稳定性，且在某些实施例中，跨越sram块102使用所述经确定稳定性来产生puf签名。在某些实施例中，在写入操作之后在经减小wl脉冲宽度下，puf控制器114经配置以读出sram块102的每一位的逻辑状态，以便确定翻转是否发生，并使用位的经翻转逻辑状态(即，稳定位的优选逻辑状态)来产生puf签名。

在某些替代实施例中，puf控制器114可使用电压控制器106、wl电压控制器108和wl脉冲宽度控制器110执行混合经减小余裕技术以确定每一位的稳定性。使用图2a中sram块102的电路图来作为一实例，puf控制器114可使用电压控制器106来在经减小读取余裕下读取沿着列a的位的逻辑状态(如关于图3a所阐述)，以便确定沿着列a的每一位的稳定性，且使用wl电压控制器108来在经减小写入余裕下写入沿着列b的位的逻辑状态(如关于图3d所阐述)，以便确定沿着列b的每一位的稳定性。

图4图解说明根据各种实施例的用以透过一或多个经减小读取余裕技术基于确定每一位的稳定性而产生sram块的puf签名的方法的流程图。在各种实施例中，方法400的操作是由图1到3e中所图解说明的相应组件执行。出于论述目的，将结合图1到3e阐述方法400的以下实施例。所图解说明的方法400的实施例仅是一实例。因此，应理解，各个操作中的任一者可被省略、重新排序和/或添加但仍在本揭露的范围内。

方法400开始于操作402处，在操作402中，根据各种实施例，将第一逻辑状态写入sram块的每一位。在一实例中，再次参考图1，响应于透过端口118接收的查问，puf控制器114可使电压控制器106通过将每一位的位电压拉升到标称电压(例如，vdd)来接通所有位，且在某些实施例中，使用wl电压控制器108逐行依序确证多个wl(例如，图2a的202-7、202-8、202-9等)以便使经确证行上的相应位能够被写入有第一逻辑状态。

方法400继续到操作404，在操作404中，根据各种实施例，在经减小读取余裕下从位读出经写入逻辑状态(即，第一逻辑状态)。如上文所阐述，puf控制器114可执行一或多个经减小余裕技术以使得在经减小读取余裕下读取每一位。举例来说，puf控制器114可使用电压控制器106来提供经减小vdd来作为每一位的位电压203，如图3a中所展示和论述。另一选择是，puf控制器114可使用wl电压控制器108来将经增加wl电压提供到每一位，如图3b中所展示和论述。在这些经减小读取余裕下，可读出已有所不同的最初写入到每一位的第一逻辑状态。

方法400继续到确定操作406，在操作406中，根据各种实施例，检测每一位的第一逻辑状态的翻转。继续以上实例，puf控制器114在经减小读取余裕下读出每一位的逻辑状态，以便检测第一逻辑状态是否已经翻转到与第一逻辑状态互的第二逻辑状态。如果第一逻辑状态尚未翻转，那么方法400继续进行到操作408，在操作408中puf控制器114确定这一位是不稳定位。且在某些实施例中，puf控制器114不会使用这些位来产生puf签名。另一方面，如果第一逻辑状态已翻转，那么方法400继续到操作410，在操作410中puf控制器114确定这一位是稳定位。

方法400继续到操作412，在操作412中，根据各种实施例，然后使用稳定位来产生puf签名。继续以上实例，一旦puf控制器114跨越sram块102确定了哪些位是稳定位，puf控制器114便可使用每一稳定位的经翻转逻辑状态(即，第二逻辑状态)来作为位的相应优选逻辑状态。此外，在操作412中，puf控制器114使用跨越sram块的位的优选逻辑状态来产生puf签名。如上文所述，基于经耦合sram块的一或多个固有性质而产生的puf签名是sram块所独有的，且如果puf签名是基于sram块的稳定位而产生，那么这一独特puf签名可更可靠。所揭露puf控制器114使用一或多个经减小读取余裕技术来识别这些稳定位且因此使用所述经识别稳定位所产生的puf签名更可靠。

图5图解说明根据各种实施例的用以基于透过一或多个经减小写入余裕技术确定每一位的稳定性而产生sram块的puf签名的方法的流程图。在各种实施例中，由图1到3e中所图解说明的相应组件执行方法500的操作。出于论述目的，将结合图1到3e阐述方法500的以下实施例。所图解说明的方法500的实施例仅是一实例。因此，应理解，各个操作中的任一者可被省略、重新排序和/或添加但仍在本揭露的范围内。

方法500开始于操作502处，在操作502中，根据各种实施例，将第一逻辑状态写入sram块的每一位。在一实例中，再次参考图1，响应于透过端口118接收的查问，puf控制器114可使电压控制器106通过将每一位的位电压拉升到标称电压(例如，vdd)来接通所有位，且在某些实施例中，使用wl电压控制器108来逐行依序确证多个wl(例如，图2a的202-7、202-8、202-9等)，以便使经确证上的相应位能够被写入有第一逻辑状态。

方法500继续到操作504，在操作504中，根据各种实施例，在经减小写入余裕下将与第一逻辑状态互补的第二逻辑状态写入sram块的每一位。如上文所阐述，puf控制器114可执行一或多个经减小余裕技术以使每一位在经减小写入余裕下被写入。举例来说，puf控制器114可使用电压控制器106提供经增加vdd来作为每一位的位电压203，如图3c中所展示和论述。另一选择是，puf控制器114可使用wl电压控制器108来将经减小wl电压提供到每一位，如图3d中所展示和论述。作为另一实例，puf控制器114可使用wl脉冲宽度控制器110来将经减小wl脉冲宽度提供到每一位，如图3e中所展示和论述。在这些经减小写入余裕下，第二逻辑状态可重写最初写入到每一位的第一逻辑状态，即，第一逻辑状态翻转到第二逻辑状态。

方法500继续到确定操作506，在确定操作506中，根据各种实施例，检测每一位的第一逻辑状态的翻转。继续以上实例，puf控制器114在每一位在一或多个经减小写入余裕下被写入之后读出每一位的逻辑状态，以便检测第一逻辑状态是否已翻转到与第一逻辑状态互补的第二逻辑状态。如果第一逻辑状态未翻转，那么方法500继续进行到操作508，在操作508中puf控制器114确定这一位是不稳定位。且在某些实施例中，puf控制器114不会使用这些位来产生puf签名。另一方面，如果第一逻辑状态已翻转，那么方法500继续到操作510，在操作510中puf控制器114确定这一位是稳定位。

方法500继续到操作512，在操作512中，根据各种实施例，然后使用稳定位来产生puf签名。继续以上实例，一旦puf控制器114跨越sram块102确定了哪些位是稳定位，puf控制器114便可使用每一稳定位的经翻转逻辑状态(即，第二逻辑状态)来作为位的相应优选逻辑状态。此外，在操作512中，puf控制器114使用跨越sram块的位的优选逻辑状态来产生puf签名。如上文所提及，这一puf签名可更可靠。

在一实施例中，公开一种存储器装置。所述存储器装置包含：存储器块，其包含多个存储器位，其中每一位经配置以呈现第一逻辑状态；和认证电路，其耦合到所述多个存储器位，其中所述认证电路经配置以在经减小读取余裕或经减小写入余裕条件下存取第一位以通过检测所述第一逻辑状态是否翻转到第二逻辑状态来确定所述第一位的稳定性，并基于至少所述第一位的所述经确定稳定性来产生物理不可复制功能(puf)签名。

在另一实施例中，一种存储器装置包含：存储器块，其包含多个存储器位，其中每一位经配置以呈现第一逻辑状态；和认证电路，其耦合到所述多个存储器位，其中所述认证电路经配置以在经减小读取余裕条件或经减小写入余裕条件下存取第一位以通过检测所述第一逻辑状态是否翻转到第二逻辑状态来确定所述第一位的稳定性，且如果所述第一逻辑状态翻转，那么使用所述第二逻辑状态来产生物理不可复制功能(puf)签名。

在又一实施例中，存储器装置包含：存储器块，其包含多个存储器位，其中每一位经配置以呈现第一逻辑状态；和认证电路，其耦合到所述多个存储器位，所述认证电路包括：电压控制器，其经配置以将位电压提供到第一位；字线(wl)电压控制器，其经配置以将wl电压提供到所述第一位；wl脉冲宽度控制器，其经配置以将所述wl电压的wl脉冲宽度提供到所述第一位；和puf控制器，其耦合到所述电压控制器、所述wl电压控制器和所述wl脉冲宽度控制器，其中所述puf控制器经配置以使用所述电压控制器或所述wl电压控制器，使得在经减小读取余裕条件下存取所述第一位，且使用所述电压控制器、所述wl电压控制器或所述wl脉冲宽度控制器，使得在经减小写入余裕条件下存取所述第一位。

上述内容概述数项实施例的特征，使得本领域技术人员可更好地理解本揭露的方面。本领域技术人员应了解，其可容易地将本揭露用作用于设计或修改其它程序和结构的基础以实现相同目的和/或达成本文中所引入的实施例的相同优势。本领域技术人员也应意识到，这些等效构造并不脱离本揭露的精神和范围，且应意识到其可在不脱离本揭露的精神和范围的情况下在本文中作出各种改变、替代和更改。

符号说明

100存储器装置

102静态随机存取存储器块

104认证电路

106电压控制器

108字线控制器/字线电压控制器

110字线脉冲宽度控制器

112数据库

114物理不可复制功能控制器

116数据总线/共同数据总线

118输入端口/端口

120输出端口

200-1位/静态随机存取存储器位

200-2位/静态随机存取存储器位

200-3位/静态随机存取存储器位

200-4位/静态随机存取存储器位

200-5位

200-6位

200-7位

200-8位

200-9位

202-1位线

202-2反位线

202-3位线

202-4反位线

202-5位线

202-6反位线

202-7字线/数字/字线电压

202-8字线

202-9字线

203第一电压参考/位电压

233第二电压参考

250节点

260节点

302预定持续时间

304字线脉冲宽度

a行

a列

b行

b列

c行

c列

m1晶体管/存取晶体管

m2晶体管

m3晶体管

m4晶体管

m5晶体管

m6晶体管/存取晶体管

t0时间

t1时间

vdd期望值/期望字线电压/第一电压/高逻辑状态/标称电压