本实用新型涉及的是一种供电电源的电路。
背景技术:
法拉电容具有超级的储电能力,而且体积小,可靠性高,使用寿命长,由于这许多的特点,法拉电容的应用场合越来越多。比如设计中经常遇到由于突然掉电,有些重要的数据或者操作来不及进行保护而导致数据丢失的情况,传统设计大多会加上充电电池或者纽扣电池充当掉电时的电源。而法拉电容完全可以替代纽扣电池在这种场景中的使用。
图1是在普通单片机中由法拉电容作为掉电备用电源的电路。一种在DSP掉电时使用法拉电容作供电电源的电路。系统掉电时,U2输出低电平,SWITCH为高电平,U1输出为低电平,晶体管导通切换到C1法拉电容供电。该电路复杂,需要电源监测芯片U2和门电路U1一起去控制晶体管的通断,SWITCH的高低电平也需要单片机控制在掉电时有一个默认的状态,有时这个默认的状态会在电路受到干扰时改变,在可靠性方面就存在一定的风险。
技术实现要素:
为克服上述缺陷,本实用新型实现了一种由法拉电容提供突然掉电后电路的供电电源,保证后端DSP在电源掉电后能对重要的数据进行保存及必须执行的功能进行处理。由硬件电路完全实现掉电后的电源切换,且在上电瞬间,法拉电容一边充电,后端DSP一边工作,完全不会因为法拉电容的充电而延时。
一种在DSP掉电时使用法拉电容作供电电源的电路,由第一电阻R1和第二电阻R2并联之后再与第三电阻R3串联组成充电回路的限流电阻,第二二极管D2与限流电阻并联组成第一支路,充电及存储电容由第一电容C1和第二电容C2串联组成,同时第四电阻R4,和第五电阻R5分别并联在第一电容C1和第二电容C2的两端作为充电时均衡电压用,其中并联的第四电阻R4和第一电容C1与并联的第五电阻R5和第二电容C2组成第二支路,第一二极管D1与第一支路,第二支路依次顺序连接。
附图说明
下面结合附图对本发明作进一步详细的说明。
图1 是根据现有技术的在DSP掉电时使用法拉电容作供电电源的电路的电路图。
图2是根据本实用新型的在DSP掉电时使用法拉电容作供电电源的电路的电路图。
具体实施方式
为了更好的理解本实用新型的技术方案,下面结合附图详细描述本实用新型提供的实施例。
本方案的电路原理图如2所示。该电路由二极管D1降电源端的5V电压单向引向后端充电电路及DSP的使用电源。由电阻R1和R2并联之后再与电阻R3串联组成充电回路的限流电阻,真正的充电及存储电容由C1和C2串联组成,同时电阻R4,R5分别并联在C1,C2的两端作为充电时均衡电压用。当5V端掉电时,C1,C2存储的电能通过D2向DSP端供电,D1的单向性决定了当C1,C2供电时,电能不会反灌到前端的5V端。
其中,二极管D1的最大压降为0.39V,R1和R2为6欧姆,R3为20欧姆,C1和C2是红宝石公司的电容,其容量为15法拉。R4,R5电阻分别是100K。
本方案的电源能提供8W的5V电源,后端DSP所有功能正常工作需要4W的电源。刚上电时,法拉电容由0V开始充电,由公式 Q/U=C, i(t)=d(q)/dt得i=C*dU/dt。按照在3分钟的时间充满计算,dt=3*60s,dU=5V, 取两个15F的法拉电容C1,C2串联,则串联电容为7.5F,I=7.5*5/3/60=0.208A, 所以取R=5/0.208=24欧姆,功率为P=5*0.208=1.04W
电源能提供的功率为8W,充电用掉1.04W,DSP后端正常工作所需要的功率为4W,所以上电瞬间法拉电容充电完全不会拉低电压,后端DSP完全能够正常工作。
根据计算选择两个6欧姆的电阻并联和一个20欧姆的电阻串联,电阻选择2512封装2W的器件,通流量为2W/5V=0.4A,对于计算的0.208A电流还有0.192A的余量。
当突然掉电时,法拉电容上存储的电能通过D2直接向后端DSP供电,D2选用的ROHM公司的RSX501L-20,肖特基二极管,具有在3A的情况下最高的导通电压仅0.39V的超低导通电压。其平均整流电流为5A。二极管的导通时间基本可以忽略,当突然掉电时,后端DSP可直接工作,由硬件电路自己判断外部是否掉电,而不需要MCU的IO脚去判断。
当法拉电容放电时,以1A的电流放电,放电10S,dU=1A*10S/7.5F=1.3V,即是当电压降到5-1.3=3.7V时,刚好DSP以1A电流工作可以工作10S, DSP的工作电压现在一般都是1.2V,1.5V,2.5V的低压工作模式,按照2.5V计算,t=(5-2.5)V*7.5F/1A=18.75S。
该电路减少了IC的使用,在PCB 布局时能够有更小的空间,可以让使用该电路的产品变得更加的小型化,且少用IC大大的降低了成本; 同时完全由硬件电路控制充放电,大大的提高了可靠性。用法拉电容替代了纽扣电池或者充电电池的使用,也在成本和可靠性性方面有很好的体现。