一种多路服务器互联系统的制作方法

本发明涉及服务器领域，尤其涉及一种多路服务器互联系统。

背景技术：

随着信号速率的提高，信号完整性在信号有效传输中所占的位置越来越重要。影响信号完整性的原因很多，尽管工程师在板级设计时尽量优化，以及规避所有信号完整性的不利因素。但由于拓扑结构上互联架构传输过长，也会导致芯片无法承担如此大的损耗，达到甚至超出设计极限，这样导致架构无法实现，优化总线信号完整性。

技术实现要素：

为了克服上述现有技术中的不足，本发明提供一种多路服务器互联系统，包括：第一单板，第二单板，前面板，背板；第一单板设有第一处理器，第二处理器，第三处理器，第四处理器，以及第一处理器接口，第二处理器接口，第三处理器接口，第四处理器接口；

第二单板设有第五处理器，第六处理器，第七处理器，第八处理器，以及第五处理器接口，第六处理器接口，第七处理器接口，第八处理器接口；

第一处理器，第二处理器，第三处理器，第四处理器相互连接，第五处理器，第六处理器，第七处理器，第八处理器相互连接；第一处理器，第二处理器，第三处理器，第四处理器分别对应与第一处理器接口，第二处理器接口，第三处理器接口，第四处理器接口连接，第五处理器，第六处理器，第七处理器，第八处理器分别对应与第五处理器接口，第六处理器接口，第七处理器接口，第八处理器接口连接；

前面板设有第一前板接口，第二前板接口，第三前板接口，第四前板接口，背板设有第一背板接口，第二背板接口，第三背板接口，第四背板接口；

第一处理器接口与第一前板接口连接，第二处理器接口与第二前板接口连接，第五处理器接口与第三前板接口连接，第六处理器接口与第四前板接口连接；

第三处理器接口与第一背板接口连接，第四处理器接口与第二背板接口连接，第七处理器接口与第三背板接口连接，第八处理器接口与第四背板接口连接。

优选地，第一处理器与第一处理器接口连接，第二处理器与第二处理器接口连接，第三处理器与第三处理器接口连接，第四处理器与第四处理器接口连接，第五处理器与第五处理器接口连接，第六处理器与第六处理器接口连接，第七处理器与第七处理器接口连接，第八处理器与第八处理器接口连接。

优选地，第一处理器依次通过第一处理器接口，第一前板接口，第四前板接口，第六处理器接口与第六处理器连接。

优选地，第二处理器依次通过第二处理器接口，第二前板接口，第三前板接口，第五处理器接口与第五处理器连接。

优选地，第三处理器依次通过第三处理器接口，第一背板接口，第三背板接口，第七处理器接口与第七处理器连接。

优选地，第四处理器依次通过第四处理器接口，第二背板接口，第四背板接口，第八处理器接口与第八处理器连接。

优选地，第一单板和第二单板上处理器之间采用QPI总线连接，处理器与处理器接口之间采用QPI总线连接，第一单板，第二单板，前面板，背板之间的连接均采用QPI总线连接。

优选地，第一处理器接口，第二处理器接口，第三处理器接口，第四处理器接口，第五处理器接口，第六处理器接口，第七处理器接口，第八处理器接口均采用QPI总线接口；

第一前板接口，第二前板接口，第三前板接口，第四前板接口，第一背板接口，第二背板接口，第三背板接口，第四背板接口均采用QPI总线扣卡接口。

优选地，第一处理器与第二处理器连接，第二处理器与第四处理器连接，第四处理器与第三处理器连接，第三处理器与第一处理器连接。

优选地，第五处理器与第六处理器连接，第六处理器与第八处理器连接，第八处理器与第七处理器连接，第七处理器与第五处理器连接。

从以上技术方案可以看出，本发明具有以下优点：

多路服务器互联系统包括：第一单板，第二单板，前面板，背板；第一单板设有第一处理器，第二处理器，第三处理器，第四处理器，以及第一处理器接口，第二处理器接口，第三处理器接口，第四处理器接口；通过本实用新型的布线互联方式，优化了总线互联方式，多路服务器之间数据传输质量得到了改善，避免了拓扑结构上互联架构传输过长，导致处理器损耗过大。

附图说明

为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为多路服务器互联系统的连接拓扑图；

图2为第一单板示意图；

图3为第二单板示意图；

图4为前面板示意图；

图5为背板示意图。

具体实施方式

为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本发明保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。

本实施例提供一种多路服务器互联系统，如图1至5所示，包括：第一单板10，第二单板20，前面板26，背板36；第一单板10设有第一处理器1，第二处理器2，第三处理器3，第四处理器4，以及第一处理器接口11，第二处理器接口12，第三处理器接口13，第四处理器接口14；第二单板20设有第五处理器5，第六处理器6，第七处理器7，第八处理器8，以及第五处理器接口15，第六处理器接口16，第七处理器接口17，第八处理器接口18；

第一处理器1，第二处理器2，第三处理器3，第四处理器4相互连接，第五处理器5，第六处理器6，第七处理器7，第八处理器8相互连接；第一处理器1，第二处理器2，第三处理器3，第四处理器4分别对应与第一处理器接口11，第二处理器接口12，第三处理器接口13，第四处理器接口14连接，第五处理器5，第六处理器6，第七处理器7，第八处理器8分别对应与第五处理器接口15，第六处理器接口16，第七处理器接口17，第八处理器接口18连接；

前面板26设有第一前板接口21，第二前板接口22，第三前板接口23，第四前板接口24，背板36设有第一背板接口31，第二背板接口32，第三背板接口33，第四背板接口34；第一处理器接口11与第一前板接口21连接，第二处理器接口12与第二前板接口22连接，第五处理器接口15与第三前板接口23连接，第六处理器接口16与第四前板接口24连接；第三处理器接口23与第一背板接口31连接，第四处理器接口24与第二背板接口32连接，第七处理器接口17与第三背板接口33连接，第八处理器接口18与第四背板接口34连接。

第一处理器1与第一处理器接口11连接，第二处理器2与第二处理器接口12连接，第三处理器3与第三处理器接口13连接，第四处理器4与第四处理器接口14连接，第五处理器5与第五处理器接口15连接，第六处理器6与第六处理器接口16连接，第七处理器7与第七处理器接口17连接，第八处理器8与第八处理器接口18连接。

第一处理器1依次通过第一处理器接口11，第一前板接口21，第四前板接口24，第六处理器接口16与第六处理器6连接。第二处理器2依次通过第二处理器接口12，第二前板接口22，第三前板接口23，第五处理器接口15与第五处理器5连接。第三处理器3依次通过第三处理器接口13，第一背板接口31，第三背板接口33，第七处理器接口17与第七处理器7连接。第四处理器4依次通过第四处理器接口14，第二背板接口32，第四背板接口34，第八处理器接口18与第八处理器8连接。这样优化了处理器之间互联的拓扑结构。避免了走线过长,超出处理器的驱动能力。

第一单板10和第二单板20上处理器之间采用QPI总线连接，处理器与处理器接口之间采用QPI总线连接，第一单板10，第二单板20，前面板26，背板36之间的连接均采用QPI总线连接。

第一处理器接口11，第二处理器接口12，第三处理器接口13，第四处理器接口14，第五处理器接口15，第六处理器接口16，第七处理器接口17，第八处理器接口18均采用QPI总线接口；

第一前板接口21，第二前板接口22，第三前板接口23，第四前板接口24，第一背板接口31，第二背板接口32，第三背板接口33，第四背板接口34均采用QPI总线扣卡接口。

第一处理器1与第二处理器2连接，第二处理器2与第四处理器4连接，第四处理器4与第三处理器3连接，第三处理器3与第一处理器1连接。

第五处理器5与第六处理器6连接，第六处理器6与第八处理器8连接，第八处理器8与第七处理器7连接，第七处理器7与第五处理器5连接。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。