本实用新型涉及通信监测领域，尤其涉及一种基于PCIe接口的数据处理、波形产生和信号采集设备。
背景技术：
在通信监测技术领域中，信号的高速采集、分析处理以及模拟信号波形的产生设备都是各自独立的；在完成数据捕获、有效信号分析以及相关模拟波形产生整个流程的任务时，各个设备需要进行专门串接、分别操控，使用不方便，设备之间的协调性差，影响实时监测效果。此外，多个设备占用空间较大，重复性功能部件也造成成本的抬高、功耗增大。
技术实现要素：
为了克服现有技术的缺陷，本实用新型提供一种基于PCIe接口的数据处理、波形产生和信号采集设备，将高速数字信号的处理、模拟信号ADC以及波形信号产生的功能集成在一起。
本实用新型解决上述技术问题的技术方案如下：基于PCIe接口的数据处理、波形产生和信号采集设备，包括：FPGA、PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存，其中，
所述FPGA(Field－Programmable Gate Array，现场可编程门阵列)为核心组件，完成与PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存的数据交互控制；
所述PCIe接口电路连接至所述FPGA，用于完成该设备与上位机数据的交互；所述PCIe接口电路与所述FPGA之间为双向连接；
所述SFP(Small Form-factor Pluggable)接口设为多个，多个SFP接口连接至所述FPGA，以进行数据的交互控制，完成高速数字信号从光纤到FPGA的接收和从FPGA到光纤的转发；多个SFP接口与FPGA之间通过高速差分线双向连接；
所述时钟管理电路连接有内时钟和外部的外时钟，还与所述FPGA、HSMC接口相连接，在FPGA的控制下完成对内、外时钟及HSMC接口输入时钟的选择，并对需要输出的时钟频率进行控制；
所述HSMC接口连接至所述FPGA，用于连接拓展子板卡；所述HSMC接口与FPGA双向连接，完成数据交互，同时与时钟管理电路双向连接，用于时钟的交互；
所述QDR缓存设为一个或多个，连接至所述FPGA，用于完成FPGA数据转发前的少量数据缓存；所述QDR缓存与FPGA之间双向连接。
在上述技术方案的基础上，本实用新型还可以做如下改进。
优选地，该设备还有端口供同步触发信号单向连接至FPGA，用于与外部设备数据采集的同时触发。
优选地，还设有电源管理电路，所述电源管理电路为设备中各组件提供所需的电力。
优选地，还设有温度传感器，单向连接到FPGA，实时监测板卡芯片的温度。
优选地，还设有风扇，所述风扇在设备上电后启动，给设备散热。
优选地，所述FPGA选用Altera Stratix IV系列芯片。
优选地，所述FPGA连接有SFP接口指示灯，以显示SFP接口的工作状态。
优选地，所述时钟管理电路使用AD9520芯片，通过SPI接口与FPGA双向连接。
与常规设计相比，本实用新型具有如下技术效果：
1、将高速数字信号的处理、模拟信号ADC以及波形信号产生的功能集成在一起，实现以上各部分功能的有效组合；
2、减小了设备体积、成本、功耗，使用方便，实时监测效果更好，升级换代更加方便。
附图说明
图1为本实用新型的基于PCIe接口的数据处理、波形产生和信号采集设备的结构示意图；
在附图中，各标号所表示的部件名称列表如下：
1 FPGA
2 PCIe接口电路
3 SFP接口
30 SFP接口指示灯
4 时钟管理电路
40 内时钟
5 HSMC接口
6 QDR缓存
具体实施方式
以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。
请参照图1所示，其为本实用新型的基于PCIe接口的数据处理、波形产生和信号采集设备的结构示意图。所述设备包括：FPGA 1、PCIe接口电路2、SFP接口3、时钟管理电路4、HSMC接口5以及QDR缓存6，其中，
所述FPGA 1作为核心组件，完成数字信号DDC、FFT以及模拟波形数据产生等各种算法的实现，完成与SFP、PCIe接口、HSMC接口、QDR缓存等的数据交互控制等；此外，还有端口供同步触发信号单向连接至FPGA，用于板卡与外部设备数据采集的同时触发；所述FPGA优选为Altera Stratix IV系列芯片，具有高速收发数据接口，丰富的片上资源，可满足功能要求，升级换代方便；
所述PCIe接口电路2连接至所述FPGA 1，用于完成本实用新型的数据处理、波形产生和信号采集设备与上位机数据的交互，例如：上位机软件下发的各种控制指令、参数以及FPGA需要上传的各种参数、处理后的数据等；PCIe接口与FPGA双向连接，支持PCIE1.1、PCIE 2.0模式；
所述SFP接口3可以简单理解为GBIC(Gigabit Interface Converter)的升级版本，是将千兆位电信号转换为光信号的接口器件；所述SFP接口3一般可设为多个，图1中设为四个仅为例示，不做限定；多个SFP接口3连接至所述FPGA 1，以进行数据的交互控制，完成高速数字信号从光纤到FPGA的接收和从FPGA到光纤的转发；优选地，SFP接口与FPGA之间通过高速差分线双向连接，每个接口支持最大4.25G的传输速率；优选地，所述FPGA1连接有SFP接口指示灯30，以将多个SFP接口3的工作状态显示给工作人员知晓；
所述时钟管理电路4连接有内时钟40和外部的外时钟，还与所述FPGA1、HSMC接口5相连接，在FPGA的控制下完成对内、外时钟以及HSMC接口输入时钟的选择，并对需要输出的时钟频率进行控制；内部晶振时钟与外部时钟接口单向连接到时钟管理电路，为其提供时钟源；时钟管理电路可使用AD9520芯片，通过SPI接口与FPGA双向连接；
所述HSMC接口5连接至所述FPGA 1，用于连接拓展子板卡(图未示)，子板卡完成ADC功能，并将采集到的数字信号直接送入FPGA，同时将子板卡工作时钟送入到时钟管理电路，子板卡完成DAC功能，则将FPGA生成的波形数据传输给子板卡以转换成模拟信号，同时将时钟管理电路接入的时钟传输给子板卡；HSMC接口与FPGA双向连接，完成数据交互，同时与时钟管理芯片双向连接，用于时钟的交互；
所述QDR缓存6连接至所述FPGA 1，一般可设为多个，图1中设为两个仅为例示，不做限定；所述QDR缓存6用于完成FPGA数据转发前的少量数据缓存，QDR缓存与FPGA之间双向连接，作为内部存储使用，大小4M×18bit。
进一步地，本实用新型的基于PCIe接口的数据处理、波形产生和信号采集设备中还设有电源管理电路，所述电源管理电路为设备中各组件提供所需的电力。
优选地，本实用新型的基于PCIe接口的数据处理、波形产生和信号采集设备中还设有温度传感器，单向连接到FPGA，实时监测板卡芯片的温度。
优选地，本实用新型的基于PCIe接口的数据处理、波形产生和信号采集设备中还设有风扇，所述风扇在设备上电后启动，给设备散热。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。