本发明涉及一种芯片设计领域，特别涉及一种密码芯片的抗功耗分析电路和方法。
背景技术：
密码芯片具有轻便安全的特性，广泛应用于网络上的安全付款、金融支付、网络连接的安全管控等领域。随着对密码芯片攻击的方法的不断发展，特别是近年来许多新型的攻击密码芯片技术被公开发表，密码芯片的安全面临巨大挑战。
在这些攻击技术中，差分功耗分析攻击是一种很有效的能量攻击方法，其主要是借助统计方法来提取与密钥有关的信息，差分功耗分析对密码芯片中相关的内嵌加密算法的成功攻击已经被广泛报道。并且对攻击者的密码芯片专业技术水平的要求并不是很高，因此研究抗功耗分析攻击的方法对密码芯片的安全性至关重要。
现有的抗功耗分析攻击的方法分为两种：算法级的抗功耗分析攻击和基于电路级的抗功耗攻击。
算法级的抗功耗分析攻击：利用掩码技术并引入随机数，对密码芯片内部的数据进行掩码，使得电路的功耗、运行时间以及电磁辐射等外界可探测的因素与内部运算数据无关。算法级的抗攻击方案没有从电路层来考虑安全问题，提供的安全性不够高，不能有效抵抗高阶差分功耗分析技术的攻击。
电路级的抗功耗分析攻击：该防护方法不改变中间运算结果仅改变密码模块的功耗，使功耗恒定或随机化，进而使密码模块的功耗与中间运算结果相互独立，攻击者无法得到功耗与密钥的相关性。该方法以增加硬件的复杂性为代价来换取抗功耗攻击的，需要昂贵的代价。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现要素：
本发明的目的在于提供一种密码芯片的抗功耗分析电路，硬件结构简单，且抗功耗分析攻击能力强。
本发明的另一目的在于提供一种密码芯片的抗功耗分析方法，硬件实现简单，且抗功耗分析攻击能力强。
为实现上述目的，本发明提供了一种密码芯片的抗功耗分析电路。所述密码芯片的抗功耗分析电路包括电源模块和功耗补偿模块。电源模块用于对密码芯片的输入电压vcc进行稳压；功耗补偿模块与所述电源模块电性连接，用于产生与所述电源模块功耗变化方向相反的电流。所述与电源模块功耗变化方向相反的电流的电流值与所述电源模块的电流值相加的和是一个与所述芯片内部电路的工作电流无关的常数电流值，基于所述常数电流值抵抗功耗分析攻击。
优选地，上述技术方案中，所述电源模块包括放大器、第一晶体管、第一电阻、第二电阻。所述放大器的反相输入端与基准参考电压的输入端相连，第一晶体管的源极与所述输入电压vcc相连，第一晶体管的栅极与所述第一放大器的输出端相连，第一晶体管的漏极与所述内部电路相连。第一电阻连接在所述第一晶体管的漏极和所述放大器的同相输入端之间。第二电阻连接在所述放大器的同相输入端和所述抗功耗分析电路的地端之间。
优选地，上述技术方案中，所述电源模块还包括基准参考电压产生模块，所述基准参考电压产生模块用于为所述电源模块提供稳定的基准参考电压。
优选地，上述技术方案中，所述功耗补偿模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、参考电流源。第二晶体管的源极与所述输入电压vcc相连，第二晶体管的栅极与所述第一晶体管的栅极相连。第三晶体管的源极与所述输入电压vcc相连。第四晶体管的源极与所述输入电压vcc相连。第五晶体管的源极与所述抗功耗分析电路的地端相连，第五晶体管的栅极和漏极与所述第二晶体管的漏极相连。第六晶体管的源极与所述抗功耗分析电路的地端相连，第六晶体管的栅极与所述第五晶体管的栅极和漏极均相连。第七晶体管的源极与所述抗功耗分析电路的地端相连，第七晶体管的漏极与所述第四晶体管的漏极相连。第八晶体管的源极与所述抗功耗分析电路的地端相连，第八晶体管的栅极与所述第七晶体管的栅极和漏极均相连，第八晶体管的漏极与所述第三晶体管的源极相连。参考电流源的一端与所述抗功耗分析电路的地端相连，另一端与所述第三晶体管的栅极和漏极均相连。
优选地，上述技术方案中，，所述功耗补偿模块还包括干扰电流模块和随机数产生模块。所述干扰电流模块包括一个或多个干扰电流单元，所述一个干扰电流单元由一个晶体管的漏极连接一个开关的一端的形式组合而成，所述干扰电流单元中的开关的另一端与所述第六晶体管的漏极以及所述第七晶体管的漏极均相连，所述干扰电流单元中的晶体管的源极与所述输入电压vcc相连，所述干扰电流单元中的晶体管的栅极与所述第三晶体管的栅极和漏极以及所述第四晶体管的栅极均相连。所述随机数产生模块与所述干扰电流单元中的开关控制端相连，用于控制干扰电流单元的开关。
优选地，上述技术方案中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管的尺寸比例为n：1：1：1：1：1：1：n，其中n为正数。
本发明还提供了一种密码芯片的抗功耗分析方法，包括以下步骤：1，实时获取密码芯片电源模块的功耗变化方向；2，基于所述电源模块的功耗变化方向，产生与所述电源模块功耗变化方向相反的电流。其中所述与电源模块功耗变化方向相反的电流的电流值与所述电源模块的电流值相加的和是一个与所述芯片内部电路的工作电流无关的常数电流值，基于所述常数电流值抵抗功耗分析攻击。
优选地，上述技术方案中，密码芯片的抗功耗分析方法的还包括以下步骤：对与所述电源模块功率变化方向相反的电流施加干扰电流。
优选地，上述技术方案中，所述干扰电流为随机量。
与现有技术相比，本发明具有如下有益效果：
硬件结构简单且抗功耗分析攻击能力强，大大减少了成本，提高了密码芯片的安全性。
附图说明
图1是根据本发明的一实施方式的密码芯片的抗功耗分析电路的模块框架图。
图2是根据本发明的一实施方式的密码芯片的抗功耗分析电路的内部结构图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
本发明提供了一种密码芯片的抗功耗分析电路和方法，硬件结构简单，且抗功耗分析攻击能力强。
图1是根据本发明的一实施方式的密码芯片的抗功耗分析电路的模块框架图。图1所示，密码芯片的抗功耗分析电路包括：电源模块10、功耗补偿模块11、随机数产生模块12、多个内部电路。
电源模块10与所述内部电路模块电性连接，用于对所述抗功耗分析电路的输入电压vcc进行稳压且对所述内部电路模块提供稳定电压。
功耗补偿模块11与所述电源模块10电性连接，用于检测所述电源模块10的功耗变化并且产生一路与电源模块10功耗变化相反的电流，且该电流值与所述电源模块10的电流相加的数值是一个与所述内部电路工作状态无关的常数电流。
随机数产生模块12与所述功耗补偿模块11电性连接，用于产生随机抖动的干扰电流。进一步增强芯片抗功耗分析攻击的能力。
图2是根据本发明的一实施方式的密码芯片的抗功耗分析电路的内部结构图。
图2所示，电源模块20由基准参考电压产生模块20a、放大器amp、晶体管mp1、电阻r1、电阻r2组成。基准参考电压产生模块20a与放大器amp的负端相连接，提供稳定的参考电压；晶体管mp1的源极与电源vcc相连，栅极与放大器amp的输出端相连，漏极与电阻r2的一端相接；电阻r2的另一端与电阻r1的一端、放大器amp的正输入端相接；电阻r1的另一端接地。mp1的漏极与密码芯片中的多个内部电路模块连接，提供稳定的参考电压和电流。
功耗补偿模块21中晶体管mp2与电源模块20中晶体管mp1并联，尺寸比例为1：n。mp2的栅极与mp1的栅极、放大器的输出端相连，源极与电源vcc相连，漏极与晶体管mn1的漏极、栅极以及晶体管mn2的栅极相连；mn1的源极接地；晶体管mn2的源极接地，漏极与mn3的漏极和栅极、mn4的栅极、mp4的漏极、开关sw1、sw2、sw3的一端相连；开关sw1、sw2、sw3的控制端与随机数产生模块22相连；开关sw1的另一端与晶体管mp5的漏端相连；开关sw2的另一端与晶体管mp6的漏端相连；开关sw3的另一端与晶体管mp7的漏端相连；晶体管mp5、mp6、mp7的栅极与晶体管mp4的栅极、晶体管mp3的栅极和漏极、参考电流源iref的一端相连；晶体管mp5、mp6、mp7、mp3、mp4的源极与电源vcc相连；参考电流源iref的另一端接地；晶体管mn2、mn3、mn4的源极接地。
芯片工作时，内部电路产生的工作电流为iload，电阻r1、r2中的电流为静态电流，与负载电流iload相比可忽略不计，因此晶体管mp1中的电流imp1近似为iload。晶体管mp1、mp2的比例设置为n:1，因此晶体管mp2中电流为iload/n；该电流流进晶体管mn1，晶体管mn2与mn1的比例为1:1；因此mn2中电流imn2＝iload/n。晶体管mp3和mp4比例为1:1，因此晶体管mp4中的电流为iref；晶体管mn3中的电流imn3＝iref+irng-imn2；晶体管mn4与mn3比例为n:1，晶体管mn4中的电流imn4＝icop＝(iref+irng-iload/n)×n
芯片中总的工作电流为基准参考模块电流、放大器amp工作电流、晶体管mp1、mp2、mp3、mp4、mp5、mp6、mp7中工作电流之和。其中基准参考电压产生模块和放大器amp的功耗较小，与芯片的总的工作电流相比可忽略。因此芯片总的工作电流itotal≈imp1+imn4＝n×iref+n×irng。芯片总的工作电流表现为一个恒定电流(iref)和一个随机电流(irng)之和，实现了密码芯片从电源vcc端口抽取的电流大小与芯片内部工作状态不相关的目的，从而减小了芯片工作期间内部功耗信息的泄露，大大提升了芯片抗功耗分析攻击的能力。
综上所述，所述密码芯片的抗功耗分析电路和方法硬件结构简单且抗功耗分析攻击能力强，大大减少了成本，提高了密码芯片的安全性。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。