用于卷积神经网络卷积运算和全连接运算电路的制作方法

技术特征：

技术总结
一种用于卷积神经网络卷积运算和全连接运算电路，由时域计算电路中的鉴相器、数字时间转换器、时间放大器和时间寄存器构成。所提出的基于模拟时域的计算电路，能在时域上完成卷积神经网络卷积运算所需的乘累加等运算，具有很高的时间计算精度，且能节省额外存储面积和降低相应功耗，完全兼容CMOS工艺。

技术研发人员：谷江涛;汪波;王新安;张超;欧阳廷炳;高立钊;陈红英;何春舅
受保护的技术使用者：北京大学深圳研究生院
技术研发日：2018.04.04
技术公布日：2018.11.06