1.一种提供高带宽芯片到芯片链路的方法，该高带宽芯片到芯片链路具有经由第一衬底迹线、中间迹线和第二衬底迹线耦合至第二管芯的第一管芯，所述方法包括：
确定电信号穿过所述第一衬底迹线的第一传播延迟，所述电信号具有预定符号间隔；
确定所述电信号穿过所述第二衬底迹线的第二传播延迟；以及
为所述第一和第二衬底迹线中的至少一个设定长度，所述长度产生所述第一和第二传播延迟之间的差值，所述差值具有等于所述预定符号间隔的一半的量值。
2.如权利要求1所述的方法，还包括：
制造用于封装所述第一和第二管芯中的至少一个的衬底，所述衬底具有拥有所述长度的所述第一和第二迹线中的至少一个。
3.如权利要求2所述的方法，还包括：
组装所述链路，其中所述组装包括将所述第一和第二迹线中的所述至少一个电连接到所述中间迹线。
4.如权利要求1所述的方法，其中，所述第一和第二衬底迹线中的所述至少一个是较长的衬底迹线，并且其中，所述设定包括延伸所述较长的衬底迹线。
5.如权利要求1所述的方法，其中，所述第一管芯、所述第一衬底迹线、所述中间迹线、所述第二衬底迹线和所述第二管芯通过经由电容耦合引入阻抗失配的焊球或凸块电连接。
6.如权利要求5所述的方法，其中，所述第一和第二衬底迹线包括较短的衬底迹线和较长的衬底迹线，并且其中，所述设定包括为所述较短的和较长的衬底迹线的每一个设定长度。
7.一种电子组件，包括：
第一管芯，具有发射器电路；
第二管芯，具有接收器电路；
第一衬底迹线，与所述发射器电路电连接；
第二衬底迹线，与所述接收器电路电连接；以及
一个或多个中间迹线，与所述第一和第二衬底迹线串联电连接，以传送具有预定符号间隔的数字信号，
所述第一衬底迹线和所述第二衬底迹线分别向所述数字信号提供第一和第二传播延迟，所述第一和第二传播延迟的差值具有等于所述预定符号间隔的一半的量值。
8.如权利要求7所述的电子组件，其中，所述第一管芯、所述衬底迹线、一个或多个中间迹线、第二衬底迹线、和第二管芯通过经由电容耦合引入阻抗失配的焊球或凸块电连接。
9.如权利要求8所述的电子组件，其中，所述阻抗失配引起信号脉冲反射，并且其中所述信号脉冲反射对准以引起第一反射的下降沿响应消除第二反射的上升沿响应。
10.一种用于与远程收发器进行串行器-解串器(serdes)通信的经封装收发器，所述经封装收发器包括：
第一管芯，具有发送具有预定符号间隔的serdes数据流的发射器电路；
封装衬底，具有将所述发射器电路耦合到封装端子的第一衬底迹线，所述端子被配置成经由印刷电路板迹线电连接到所述远程收发器，所述远程收发器具有封装衬底迹线，所述封装衬底迹线将所述印刷电路板迹线耦合到第二管芯上的接收器电路，所述封装衬底迹线提供预定的传播延迟，
其中，所述第一衬底迹线提供第一传播延迟，所述第一传播延迟和所述预定的传播延迟的差值具有等于所述符号间隔的一半的量值。
11.如权利要求10所述的经封装收发器，其中，所述第一管芯进一步包括接收器电路，其中所述封装衬底进一步包括将所述接收器电路耦合到第二封装端子的第二衬底迹线，所述第二衬底迹线提供等于所述预定的传播延迟的第二传播延迟。
12.如权利要求10所述的经封装收发器，其中，所述第一衬底迹线经由焊球或凸块耦合到所述发射器电路和所述印刷电路板迹线，导致产生上升沿反射响应的阻抗失配，其中所述第一传播延迟将上升沿反射响应的空值与后续符号脉冲的峰值对齐。
13.一种具有使计算机实现一种方法的软件的非瞬态信息存储介质，所述方法包括：
确定电信号穿过所述第一衬底迹线的第一传播延迟，所述电信号具有预定的符号间隔；
确定所述电信号穿过所述第二衬底迹线的第二传播延迟；以及
为所述第一和第二衬底迹线中的至少一个设定长度，所述长度产生所述第一和第二传播延迟之间的差值，所述差值具有等于所述预定的符号间隔的一半的量值。
14.如权利要求13所述的介质，其中，所述第一和第二衬底迹线中的所述至少一个是较长的衬底迹线，并且其中，所述设定包括延伸所述较长的衬底迹线。
15.如权利要求13所述的介质，其中，所述第一和第二衬底迹线包括较短的衬底迹线和较长的衬底迹线，并且其中，所述设定包括为所述较短的衬底迹线和较长的衬底迹线的每一个设定长度。