一种基于PXIe总线的高速同步串口卡及其工作方法与流程

本发明涉及通讯协议转换器的技术领域，具体说是一种基于pxie（pciexpressextensionsforinstrumentation串行计算机扩展总线）总线的高速同步串口卡及其工作方法。

背景技术：

pxie基于是compactpci标准，在其基础上增加了时钟和同步触发总线。pxie为每一个设备提供单独的传输通道，同时它所增加的时钟和同步触发信号以及拥有特殊的接口物理特性使得其在测量、通信、工业自动化等领域拥有更大的技术优势。pxie相对pxi（pciexpressextensionsforinstrumentation，面向仪器系统的pci扩展）最显著的改进和优势就在于它融入pciexpress的特点，采用串行传输，点到点的总线拓扑结构。pciexpress技术可以集成到背板中，同时维持与具有广泛应用基础的现有系统的后向兼容性。除了x1、x4和x8链路外，系统控制器插槽还支持高达x16的pciexpress链路，可以为pxie背板提供最高6gb/s的带宽。利用pciexpress技术，pxie将pxi中的可用带宽提高了45倍多，即从132mb/s提高到6gb/s；与此同时，还可以维持与pxi模块间的软件、硬件兼容性。

同步数据链路控制sdlc（synchronousdatalinkcontrol）协议是一种ibm公司提出的数据链路层协议，适用于系统网络体系结构。执行sdlc协议的同步rs-422总线采用全双工传输方式实现总线间设备的通讯，这种通讯方式曾一度被美国军事设备上所使用，后来也发展到了我国，并在早期的军用型号任务和测试设备中广泛应用。

如今随着系统的集成性越来越高，系统对内对外需要交互的数据量越来越大，以往经常使用到的诸如isa、pci等总线的数据吞吐率已不能满足当今的系统使用。对于当前的高速同步串口卡，板卡对外的通讯总线速率限制了同步串口的通讯速度，然而，pxie作为目前比较主流的串行高速总线协议，可以实现大数据量的传输，结合使用高速同步串口，可以完成系统高速数据通信的需求。

技术实现要素：

本发明的目的在于提供一种基于pxie总线的高速同步串口卡及其工作方法，它可以克服现有技术的不足，是一种结构简单、易于实现的结构及方法。

本发明的技术方案：一种基于pxie总线的高速同步串口卡，其特征在于它包括fpga（field－programmablegatearray，现场可编程门阵列）门阵列单元、ddr（doubledataratesdram，双倍速率同步动态随机存储器）内存颗粒单元和串口收发芯片单元；所述串口收发芯片单元、fpga门阵列单元和ddr内存颗粒单元之间依次呈双向数据连接。

所述fpga门阵列单元采用xilinx公司生产的xc7k325tffg676芯片；所述xc7k325tffg676芯片有普通io接口和memory控制接口；所述普通io接口用于连接fpga门阵列单元和串口收发芯片单元；所述memory控制接口用于实现在fpga门阵列单元外部挂接ddr内存颗粒单元。

所述fpga门阵列单元的xc7k325tffg676芯片带用于连接pxie总线的gtx接口和memory接口，实现了fpga门阵列单元与pxie总线之间的数据交换和ddr内存颗粒单元内数据读写；所述gtx接口即为pcie接口。

所述ddr内存颗粒单元采用micron公司的mt41k128m16jt-125it芯片；所述fpga门阵列单元的migip核可作为带ddr内存颗粒单元的存储器ip核，用于实现ddr数据的读写控制及存储。

所述串口收发芯片单元采用adi公司的rs-422电平转换芯片ltm2881，是一款电流隔离型全双工rs485/rs422μmodule收发器。

所述串口收发芯片单元由两个电平转换芯片ltm2881组成；每一个电平转换芯片ltm2881都与fpga门阵列单元中的普通io接口呈双向连接。

一种基于pxie总线的高速同步串口卡的工作方法，其特征在于它包括以下步骤：

（1）基于pxie总线的高速同步串口卡（以下简称串口卡）开始工作，完成初始化后，进入等待任务状态，若任务为“fpga门阵列单元检测并读取同步串口信号”时，则运行步骤（2）-（5）；当任务为“pxie总线读取数据”时，则运行步骤（6）；当任务为“要求pxie总线控制数据输出”时，则运行步骤（7）；

（2）串口收发芯片单元将串口rs422电平信号转为ttl电平信号，将其引入到fpga门阵列单元的xc7k325tffg676芯片的普通io口中，当fpga门阵列单元检测到有同步串口信号接入，且此时串口卡的工作任务为读取同步串口信号时，将此串口数据通过fpga门阵列单元内部编写的sdlc协议程序进行解析，若该数据符合sdlc协议，则为有效数据；

（3）fpga门阵列单元将有效的串口信号数据保存到ddr内存颗粒单元；

（4）当串口卡接收到外部“发送数据”指令时，将由fpga门阵列单元的sdlc协议程序对数据进行同步化处理，并将处理后的数据发送到同步串口，完成串口卡的工作；

（5）当串口卡没有接收到外部“发送数据”指令时，则继续访问外部设备，直到接收到“发送数据”指令，重复步骤（4）；

（6）当pxie总线需要对串口数据进行读取时，串口卡此时根据“是否接收到pcie总线数据请求”，进行操作；当接收到请求时，fpga门阵列单元将从ddr内存颗粒单元中读取已存储的数据，并将其传输到pxie总线上，完成串口卡的工作；

（7）利用fpga门阵列单元xc7k325tffg676的pcie接口连接pxie总线信号；当pxie总线需要对同步数据进行写入时，此时，fpga门阵列单元将pcie接口输入的数据写入ddr内存颗粒单元，同时串口卡要实时扫描“是否接收到发送数据的外部指令”，若是，则由fpga门阵列单元的sdlc协议程序对pcie接口输入的数据进行同步化处理，并发送到同步串口，完成串口卡的工作；执行过程同步骤（4）和（5）。

本发明的优越性在于：能够实现通过pxie总线将数据写入板卡内ddr，并将ddr内的数据通过4mbps的同步串口输出，同时实现同步串口数据的接收，存入ddr后可通过pxie总线读取ddr内的数据，从而实现高速串口与pxie总线数据的交互。

附图说明

图1为本发明所涉一种基于pxie总线的高速同步串口卡的整体结构示意框图。

图2为本发明所涉一种基于pxie总线的高速同步串口卡的使用门阵列gtx接口连接pciex4总线的电路原理示意图。

图3为本发明所涉一种基于pxie总线的高速同步串口卡工作方法的流程示意图。

具体实施方式

实施例：一种基于pxie总线的高速同步串口卡，如图1所示，其特征在于它包括fpga门阵列单元、ddr内存颗粒单元和串口收发芯片单元；所述串口收发芯片单元、fpga门阵列单元和ddr内存颗粒单元之间依次呈双向数据连接。

所述fpga门阵列单元采用xilinx公司生产的xc7k325tffg676芯片；所述xc7k325tffg676芯片有普通io接口和memory控制接口；所述普通io接口用于连接fpga门阵列单元和串口收发芯片单元；所述memory控制接口用于实现在fpga门阵列单元外部挂接ddr内存颗粒单元。

所述fpga门阵列单元的xc7k325tffg676芯片带用于连接pxie总线的gtx接口和memory接口，实现了fpga门阵列单元与pxie总线之间的数据交换和ddr内存颗粒单元内数据读写；所述gtx接口即为pcie接口，如图2所示。

所述ddr内存颗粒单元采用micron公司的mt41k128m16jt-125it芯片；所述fpga门阵列单元的migip核可作为带ddr内存颗粒单元的存储器ip核，用于实现ddr数据的读写控制及存储。

所述串口收发芯片单元采用adi公司的rs-422电平转换芯片ltm2881，是一款电流隔离型全双工rs485/rs422μmodule收发器。

所述串口收发芯片单元由两个电平转换芯片ltm2881组成；每一个电平转换芯片ltm2881都与fpga门阵列单元中的普通io接口呈双向连接。

一种基于pxie总线的高速同步串口卡的工作方法，如图3所示，其特征在于它包括以下步骤：

（1）基于pxie总线的高速同步串口卡（以下简称串口卡）开始工作，完成初始化后，进入等待任务状态，若任务为“fpga门阵列单元检测并读取同步串口信号”时，则运行步骤（2）-（5）；当任务为“pxie总线读取数据”时，则运行步骤（6）；当任务为“要求pxie总线控制数据输出”时，则运行步骤（7）；

（2）串口收发芯片单元将串口rs422电平信号转为ttl电平信号，将其引入到fpga门阵列单元的xc7k325tffg676芯片的普通io口中，当fpga门阵列单元检测到有同步串口信号接入，且此时串口卡的工作任务为读取同步串口信号时，将此串口数据通过fpga门阵列单元内部编写的sdlc协议程序进行解析，若该数据符合sdlc协议，则为有效数据；

（3）fpga门阵列单元将有效的串口信号数据保存到ddr内存颗粒单元；

（4）当串口卡接收到外部“发送数据”指令时，将由fpga门阵列单元的sdlc协议程序对数据进行同步化处理，并将处理后的数据发送到同步串口，完成串口卡的工作；

（5）当串口卡没有接收到外部“发送数据”指令时，则继续访问外部设备，直到接收到“发送数据”指令，重复步骤（4）；

（6）当pxie总线需要对串口数据进行读取时，串口卡此时根据“是否接收到pcie总线数据请求”，进行操作；当接收到请求时，fpga门阵列单元将从ddr内存颗粒单元中读取已存储的数据，并将其传输到pxie总线上，完成串口卡的工作；

（7）利用fpga门阵列单元xc7k325tffg676的pcie接口连接pxie总线信号；当pxie总线需要对同步数据进行写入时，此时，fpga门阵列单元将pcie接口输入的数据写入ddr内存颗粒单元，同时串口卡要实时扫描“是否接收到发送数据的外部指令”，若是，则由fpga门阵列单元的sdlc协议程序对pcie接口输入的数据进行同步化处理，并发送到同步串口，完成串口卡的工作；执行过程同步骤（4）和（5）。

下面结合实施例及其附图对本发明进一步详细说明。

本发明设计的一种基于pxie总线的高速同步串口卡的结构框图如图1所示，设备主要包括高性能fpga门阵列单元、ddr内存颗粒单元和高速串口收发芯片单元。

fpga门阵列单元采用xilinx公司生产的xc7k325tffg676，此芯片是xilinx公司推出的kintex-7系列中的一款。其性能是virtex-6的一倍，功耗却降低一半。该系列完全支持pciexpress2.0标准，串行高速输入输出srio总线通过hdmi接口提供稳定、可靠的高速传输能力，为产品的快速成型提供极大的便利。

ddr内存颗粒单元采用micron公司的mt41k128m16jt–125it芯片。

串口收发芯片单元采用adi公司的ltm2881，此芯片是一款完整的电流隔离型全双工rs485/rs422μmodule收发器。它无需使用外部元件，单个电源通过一个集成、隔离、低噪声、高效5v输出dc/dc转换器为接口的两侧供电。此芯片最高的传输速率可达20mbps。

由图1可以看出，系统通过ltm2881将rs-422电平信号转为ttl电平信号引入到fpga门阵列xc7k325tffg676的普通io口中，同时在门阵列xc7k325tffg676的memory控制接口中挂载ddr芯片mt41k128m16jt-125it。使用门阵列xc7k325tffg676的pcie接口连接pxie总线信号。通过使用xilinx公司提供的pcie和migip核，板卡可以实现与pxie总线的数据交和对ddr数据的读写。通过使用sdlc协议编解协议程序，可以实现对同步串口数据的编写及解析。图2所示为使用门阵列gtx接口连接pciex4总线的电路原理图，图中将gtx接口的rx与tx信号直接引入到pcie连接器中，并将pcie中的clk信号引入到gtx中。

图3所示为板卡系统工作流程图。首先，系统开始工作后首先进行初始化，之后进入等待状态，当板卡的fpga接收到rs-422同步串口数据后进入分支②中，通过fpga门阵列内部编写的sdlc协议的解析，如果接收到的数据符合sdlc协议，则门阵列将通讯数据存储到ddr中。当pxie总线需要对数据进行读取时，系统进入分支流程③，fpga控制将ddr内存储的数据读取出来，之后传输到pxie总线上。当pxie总线控制数据输出时，系统进入分支流程①，fpga先将pcie输入的数据写入ddr内存中，再通过门阵列内部的sdlc协议程序对数据进行同步化处理，最后发送到同步串口中。

以上实施例仅是对本发明一种基于pxie总线的高速同步串口卡的具体应用例子，并不、限制本申请权利要求。凡是在本申请权利要求技术方案上进行的修改和非本质改进的，均在本申请权利要求保护范围之内。

本发明未述及之处适用于现有技术。