加密设备、包括所述加密设备的片上系统以及电子设备的制作方法

本申请要求2017年11月23日在韩国知识产权局提交的韩国专利申请no.10-2017-0157210的优先权，其全部内容通过引用并入本文。

本公开的实施例涉及加密设备、包括所述加密设备的片上系统(soc)以及电子设备。更具体地，本公开的实施例涉及用于对数据和时间戳进行加密的加密设备、包括所述加密设备的soc以及电子设备。

背景技术：

应用处理器(ap)可以实现为soc。soc可以是将各种(多个不同)系统集成在例如单个集成基板上的一个芯片。由于各种系统被集成到soc中，因此soc的内部存储器(例如，静态随机存取存储器(sram))的容量可能是有限的。由于内部存储器的容量有限，因此soc可以与外部存储设备通信。

当soc和外部存储设备通过暴露于外部的物理线路和引脚彼此通信时，存在攻击者可能探测在soc与外部存储设备之间传输的数据的风险。为了解决这种风险，soc可以将具有加密形式的数据发送到存储设备。加密数据可以存储在存储设备中。尽管如此，攻击者可能会观察并累积加密数据，并可能攻击存储设备和soc。因此，需要能够抵御各种类型攻击的安全技术。

技术实现要素：

本公开的实施例提供了用于对数据和时间戳进行加密的加密设备、包括所述加密设备的soc以及电子设备。

根据本公开的一方面，加密设备可以包括计数器、加密/解密单元和定时器。计数器被配置为针对第一时间生成第一时间戳。加密/解密单元被配置为将安全数据和第一时间戳级联，将级联数据加密为加密数据，将加密数据发送到存储设备，并将从存储设备发送的读取数据解密为解密数据。定时器被配置为向计数器和加密/解密单元通知时间从第一时间流逝到第二时间，使得计数器针对第二时间生成第二时间戳，且加密/解密单元将读取数据解密为解密数据。由加密设备实现的检查逻辑器件被配置为检查解密数据的解密时间戳是否与第一时间戳相同。

根据本公开的另一方面，片上系统(soc)可以包括处理器、计数器、定时器和加密/解密单元。处理器被配置为生成安全数据。计数器被配置为生成要与安全数据级联的时间戳。定时器被配置为周期性地请求时间戳的更新。加密/解密单元被配置为将安全数据和时间戳级联；将级联数据加密为加密数据；并响应于处理器的写命令将加密数据发送到存储设备，以便将安全数据存储在存储设备中；以及响应于定时器的请求或处理器的请求，将从存储设备发送的读取数据解密成解密数据。由soc实现的检查逻辑器件被配置为检查解密数据的解密时间戳是否是有效的。

根据本公开的另一方面，电子设备可以包括存储设备和片上系统(soc)。存储设备被配置为存储第一加密数据，其中所述第一加密数据是将第一安全数据和第一时间戳加密而成的。片上系统(soc)被配置为对在存储设备中存储的第一加密数据进行解密，检查第一时间戳是否有效，并基于检查结果，将第二加密数据而不是第一加密数据存储在存储设备中，其中所述第二加密数据是将第一安全数据和不同于第一时间戳的第二时间戳加密而成的。

附图说明

通过参考以下附图的以下描述，上述和其他目的和特征将变得显而易见，其中，除非另有说明，否则相似的附图标记在各个附图中指代相似的部件，并且在附图中：

图1是示出了根据本公开实施例的电子设备的配置的框图；

图2是示出了图1中加密器的详细配置的框图；

图3是示出了由图1中加密器执行的时间戳更新的框图；

图4是示出了在图1的加密数据区域中存储的加密数据的图；

图5是示出了根据本公开另一实施例的由图1的加密器执行的时间戳更新的框图；

图6是示出了由图5的加密器在图1的加密数据区域中存储的加密数据的图；

图7是示出了图5中检查逻辑器件的详细配置的框图；

图8是示出了图1的处理器请求在加密数据区域中存储的数据的示例的图；

图9是示出了加密器的操作的框图，其中所述加密器处理如参考图8所述的处理器的读取命令；

图10是示出了图1的处理器请求在加密数据区域中存储的数据的示例的图；

图11是示出了加密器的操作的框图，其中所述加密器处理如参考图10所述的处理器的读取命令；

图12是示出了由图1的加密器更新在存储设备中存储的时间戳的操作的图；

图13是示出了图1的处理器、加密器和存储设备之间的操作的信号序列图；

图14是示出了图1的处理器、加密器和存储设备之间的操作的信号序列图；

图15是示出了根据本公开实施例的加密器的操作的流程图；

图16是示出了根据本公开另一实施例的电子设备的配置的框图；

图17是示出了根据本公开另一实施例的电子设备的配置的框图；

图18是示出了根据本公开另一实施例的电子设备的配置的框图；

图19是示出了图18的处理器的地址空间的图；

图20是示出了根据本公开另一实施例的电子设备的配置的框图；以及

图21是示出了根据本公开另一实施例的电子设备的配置的框图。

具体实施方式

在下文中，清楚详细地描述了本公开的实施例，使得本公开将是全面且完整的，并将向本领域技术人员充分传达本公开的范围。

图1是示出了根据本公开实施例的电子设备的配置的框图。电子设备100可以包括片上系统(soc)110和存储设备160。

soc110可以被配置为驱动操作系统(os)并控制电子设备100的整体操作。soc110，作为应用处理器(ap)，可以执行电子设备100支持的各种应用。为此，soc110可以包括执行各种操作的处理器120。例如，处理器120可以是中央处理单元(cpu)、图像信号处理单元(isp)、数字信号处理单元(dsp)、图形处理单元(gpu)、视觉处理单元(vpu)和神经处理单元(npu)之一。在图1中，实施例被示例为仅一个处理器120。然而，实施例不限于此。例如，soc110可以包括一个或多个处理器。

soc110可以包括用于对在存储设备160中存储的数据进行加密的加密器130。加密器130可以称为加密设备或加密电路。也就是说，加密器130和本文描述的soc110的任何其他元件应被认为包括设备(诸如处理器和存储器)的元件、和/或电路(诸如电子线路)的元件。加密器130可以被配置为根据加密算法对从处理器120发送的安全数据执行加密操作。加密器130可以被配置为对从存储设备160发送的加密数据执行解密操作。

存储设备160可以存储数据或可以响应于soc110的请求将存储的数据发送到soc110。例如，存储设备160可以作为soc110可以快速访问的主存储器操作。存储设备160可以是动态随机存取存储器(dram)设备。由于存储容量、soc110的有限尺寸等，存储设备160可以位于soc110的外部。参考图1，攻击者可以探测或观察soc110与存储设备160之间的数据。

在一个实施例中，为了抵御攻击者的攻击，soc110可以将加密数据发送到存储设备160，且存储设备160可以包括用于存储加密数据的加密数据区域161。存储设备160可以将在加密数据区域161中存储的加密数据发送到soc110。因此，攻击者可能仅获得加密数据，并且可能无法得知加密之前的数据。

攻击者可以长时间观察和累积在soc110与存储设备160之间发送和接收的加密数据。当任何加密数据被存储在存储设备160中时，攻击者可以观察由soc110执行的操作、由soc110执行的应用等。尽管soc110和存储设备160彼此发送和接收加密数据，但是攻击者可以使用通过观察获得的加密数据来进行攻击。攻击者的这种攻击可以称为重放攻击。

将详细描述soc110抵御攻击者的重放攻击。处理器120可以将安全数据发送到加密器130。在本文中，应该能够保护安全数据免受攻击者的各种攻击。由于处理器120和加密器130都在soc110中实现，因此从处理器120发送到加密器130的安全数据可以具有未加密的形式。类似地，从加密器130发送到处理器120的安全数据可以具有未加密的形式。

加密器130可以将安全数据和时间戳级联，并且可以将级联数据加密为加密数据。时间戳可以包括与年、月、日、小时、分钟或秒相关联的值或与操作时间相关联的值。操作时间可以包括例如处理器120发出用于将安全数据写入存储设备160的命令的时间、加密器130接收安全数据的时间、执行加密操作的时间、先前在加密器130中确定的时间等。

在图1中，实施例被示例为仅将安全数据和时间戳级联在加密数据中。然而，实施例不限于此。例如，可以通过加密操作将加密数据和时间戳彼此混合，并且加密数据可以具有加密形式。攻击者可能无法验证加密数据的任何部分是否对应于时间戳。在下文中，将详细描述加密器130。

图2是示出了图1中加密器的详细配置的框图。将参考图1来描述图2。为了抵御攻击者的重放攻击，加密器130可以周期性地更新在图1的存储设备160中存储的时间戳。为此，加密器130可以包括定时器131和计数器132。加密器130还可以包括加密/解密单元133。加密/解密单元133可以实现为电路，也可以实现为处理器和由处理器执行的软件的组合，并且还可以通过电路和执行软件的处理器以及由处理器执行的软件的组合来实现。

定时器131可以计算时间戳的更新周期。时间戳可以与安全数据级联并且可以被加密。当时间流逝了更新周期时，定时器131被配置为请求计数器132和加密/解密单元133更新时间戳。具体地，定时器131可以生成用于更新时间戳的更新信号。

在一个实施例中，更新周期可以是预定值。随着更新周期更短，可以更加增强安全性，但是用于访问存储设备160的时间段可能更短。可以考虑安全性和对存储设备160的访问二者来确定更新周期。

在另一实施例中，更新周期可以是根据图1的处理器120的请求或用户的请求而改变的值。处理器120或用户可以根据安全数据请求加密器130改变更新周期。当特定安全数据存储在存储设备160中时，处理器120或用户可以立即请求加密器130更新时间戳，而不管更新周期如何。

计数器132可以响应于定时器131的请求而生成时间戳，且可以将生成的时间戳发送到加密/解密单元133。计数器132可以包括多个触发器。计数器132的输出可以用作时间戳。计数器132的输出可以与图1的soc110的时钟同步。计数器132的输出可以增加、减少或随机改变。例如，可以将当定时器131的请求发生时计数器132的输出确定为时间戳。

加密/解密单元133可以从图1的处理器120接收安全数据，并且可以从计数器132接收时间戳。加密/解密单元133可以将安全数据和时间戳级联，可以将级联数据加密为加密数据，并且可以将加密数据发送到存储设备160。

在一个实施例中，加密/解密单元133可以根据加密算法对级联数据执行加密操作。例如，加密算法可以是高级加密标准(aes)、数据加密标准(des)、三重des、seed、高安全性和轻量级(hight)、学会研究所机构(aria)、轻量级加密算法(lea)等。在一个实施例中，加密算法可以以块加密模式执行加密操作。块加密模式可以是电子码本(ecb)模式、密码块链接(cbc)模式、计数器(ctr)模式、传播密码块链接(pcbc)模式、密码反馈(cfb)模式等。

在一个实施例中，安全数据的大小可以与加密/解密单元133的加密操作的单位相同。例如，加密操作的单位可以是128比特。时间戳的大小可以与加密操作的单位相同。与图2中所示相反，安全数据和时间戳的级联大小可以与加密操作的单位相同。

参考图2，实施例被示例为加密数据的时间戳是第一时间戳。在下文中，将参考图3描述加密器130根据定时器131的请求来更新时间戳的操作。

图3是示出了由图1中加密器执行的时间戳更新的框图。将参考图1和图2来描述图3。加密器130还可以包括检查逻辑器件134。可以例如用存储元件、比较器和其他形式的电路元件将检查逻辑器件实现为电路。检查逻辑器件还可以实现为处理器和由处理器执行的软件的组合，或实现为电路和执行软件的处理器以及由处理器执行的软件的组合。

在图3中，假设在将包括第一时间戳在内的加密数据存储在存储设备160中之后，定时器131请求更新第一时间戳。假设在图1的存储设备160上没有攻击。

计数器132可以响应于定时器131的请求将第一时间戳更新为第二时间戳。第二时间戳和第一时间戳可以是彼此不同的。计数器132可以将第二时间戳发送到加密/解密单元133。

加密/解密单元133可以响应于定时器131的请求将读取命令发送到存储设备160。加密/解密单元133可以使用读取命令接收包括第一时间戳在内的加密数据(或读取数据)。加密/解密单元133可以将加密数据解密为解密数据。加密/解密单元133可以将解密时间戳发送到检查逻辑器件134。由于没有攻击，因此解密时间戳可以是第一时间戳。

检查逻辑器件134可以确定或检查第一时间戳是否有效。当第一时间戳无效时，检查逻辑器件134被配置为向图1的soc110中的元件(例如，图1的处理器120)输出对存储设备160被攻击加以指示的错误。

在一个实施例中，在定时器131的请求发生之前，检查逻辑器件134可以提前存储第一时间戳。在另一实施例中，当定时器131的请求发生时，检查逻辑器件134可以从计数器132接收第一时间戳并可以存储第一时间戳。检查逻辑器件134可以包括用于存储第一时间戳的寄存器。由于从计数器132发送并被存储在检查逻辑器件134中的第一时间戳存在于soc110中，因此它可以是有效的。检查逻辑器件134可以将在检查逻辑器件134中存储的第一时间戳与从加密/解密单元133发送的解密时间戳进行比较，并且可以基于比较结果确定或检查解密时间戳是否有效。

在图3中，由于假设没有攻击，因此检查逻辑器件134可以确定或检查出解密时间戳是有效的并且不输出错误。

加密/解密单元133可以基于确定结果或检查结果，执行对时间戳的更新(或重新加密)以便将第一时间戳改变为第二时间戳。可以重复参考图2描述的加密/解密单元133的操作以便更新时间戳。在本文中，从计数器132发送的时间戳不是第一时间戳而是第二时间戳。具体地，当解密时间戳与在检查逻辑器件134中存储的第一时间戳相同时，加密/解密单元133可以将解密数据的安全数据和第二时间戳级联，可以将级联数据加密为新的加密数据，并且可以将新的加密数据发送到存储设备160。

图4是示出了在图1的加密数据区域中存储的加密数据的图。将参考图1和图3来描述图4。在图4中，假设根据时间戳的更新，将加密数据的时间戳从第一时间戳更新为第二时间戳。

第一安全数据securitydata1和第二时间戳timestamp2可以作为第一加密数据存储在图1的存储设备160的加密数据区域161中。第二安全数据securitydata2至第九安全数据securitydata9可以分别作为第二加密数据至第九加密数据以与第一安全数据securitydatal类似的方式存储在加密数据区域161中。在图4中，一行可以指示加密数据，且第一加密数据至第九加密数据可以分别存储在与第一地址address1至第九地址address9相对应的数据区域中。在图4中，实施例被示例为安全数据和时间戳是分开的。然而，实施例不限于此。例如，安全数据和时间戳可以以加密的形式存储在加密数据区域161中。地址的数量和加密数据的数量不限于所示的数量。

攻击者可以观察在与第四地址address4相对应的区域中存储的第四加密数据。可以在更新第二时间戳timestamp2之前执行攻击者的观察。在更新第二时间戳timestamp2之后，攻击者可以在加密数据区域161中写入先前观察到的第四加密数据(即，第一次攻击attack1)。在这种情况下，攻击者在加密数据区域161中写入的第四加密数据的时间戳可能早于第二时间戳timestamp2。

关于第一次攻击attack1，响应于图3的定时器131的请求，图3的加密/解密单元133可以将第四加密数据解密成解密数据且图3的检查逻辑器件134可以确定或检查解密时间戳是否有效。可以通过第一次攻击attack1将解密时间戳存储在加密数据区域161中。由于解密时间戳与在检查逻辑器件134中存储的第二时间戳不相同，因此检查逻辑器件134可以输出对加密数据区域161被攻击加以指示的错误。换言之，图1的加密器130可以抵御第一次攻击attack1。

根据本公开的实施例，加密器130可以周期性地更新在加密数据区域161中存储的时间戳。因此，加密器130可以抵御使用先前的时间戳的第一次攻击attack1。

攻击者可以将存储在与第八地址address8相对应的数据区域中的第八加密数据写入或拷贝到与第六地址address6相对应的数据区域中(即，第二次攻击attack2)。在本文中，攻击者访问的地址可以仅是一个示例。可以通过第二次攻击attack2将第六加密数据的第六安全数据securitydata6改变为第八安全数据securitydata8。当在加密器130的时间戳的更新周期内执行第二次攻击attack2时，由于第二时间戳timestamp2未被第二次攻击attack2改变，因此加密器130可能无法抵御第二次攻击attack2。为了抵御第二次攻击attack2，加密器130还可以将安全数据的地址和时间戳与安全数据级联，以生成加密数据。在下文中，将参考图5描述将地址与安全数据进一步级联的示例。

图5是示出了根据本公开另一实施例的由图1的加密器执行的时间戳更新的框图。在图5中，将描述图5的加密器130与图3的加密器130之间的差异。

加密/解密单元133还可以将地址和时间戳与安全数据级联。图1的处理器120可以向图1的加密器130发送对安全数据存储在图1的加密数据区域161中的位置加以指示的地址。与安全数据级联的数据可以被称为“标签”。在图2和图3中，标签可以仅包括时间戳，但是在图5中，标签还可以包括地址。加密/解密单元133可以对级联数据进行加密。换言之，加密数据还可以包括加密地址。加密/解密单元133可以执行解密操作，并且可以将解密数据的解密地址和解密时间戳发送到检查逻辑器件134。

在一个实施例中，安全数据的大小可以与加密/解密单元133的加密操作的单位相同。地址和时间戳的级联大小可以小于加密/解密单元133的加密操作的单位，而不同于加密/解密单元133的加密操作的单位。备选地，地址和时间戳的级联大小可以与加密/解密单元133的加密操作的单位相同。可以预设时间戳的大小，使得地址和时间戳的级联大小与加密操作的单位相同。

在另一实施例中，安全数据、地址和时间戳的级联大小可以与加密/解密单元133的加密操作的单位相同。在这种情况下，可以预设时间戳的大小，使得安全数据、地址和时间戳的级联大小与加密操作的单位相同。

检查逻辑器件134可以确定或检查解密地址和解密时间戳中的每一个是否有效。在这种情况下，当解密地址无效时或当解密时间戳无效时，检查逻辑器件134可以向图1的soc110中的元件输出错误。

检查逻辑器件134可以提前存储图1的存储设备160的地址，并且可以包括用于存储地址的寄存器(未示出)。加密器130还可以包括地址生成器139，其生成用于访问存储设备160的加密数据区域161的地址。例如，可以使用至少一个计数器来实现地址生成器139。

由地址生成器139生成的地址可以是依次增加或减少的，或者可以是随机变化的。响应于定时器131的请求，地址生成器139可以生成用于访问所有加密数据区域161的地址。加密/解密单元133可以在没有处理器120的请求的情况下响应于定时器131的请求访问所有加密数据区域161。地址生成器139可以将地址发送到加密/解密单元133，并且加密/解密单元133可以使用由地址生成器139生成的地址来访问加密数据区域161。当然，地址生成器139可以用在图3的加密器130中。

由地址生成器139生成的地址可以由检查逻辑器件134使用。由于由地址生成器139生成的地址存在于soc110中，因此该地址可以是有效的，并且可以与处理器120发送的地址相同。检查逻辑器件134可以将地址生成器139的地址(即，安全数据的地址)与从加密/解密单元133发送的解密地址进行比较，并且可以基于比较结果来确定或检查解密地址是否有效。

当解密地址与地址生成器139的地址(即，安全数据的地址)相同时且当解密时间戳与在检查逻辑器件134中存储的第一时间戳相同时，加密/解密单元133可以将解密数据的安全数据、解密地址和第二时间戳级联，可以将级联数据加密为新的加密数据，并且可以将新的加密数据发送到存储设备160。

图6是示出了由图5的加密器在图1的加密数据区域中存储的加密数据的图。将参考图4和图5来描述图6。在图4中，加密数据中不包括加密地址，但是在图6中，加密地址可以包括在加密数据中。图4示出了由图3的加密器130存储的加密数据。图6示出了由图5的加密器130存储的加密数据。

类似于参考图4所描述的，图5的加密器130可以抵御攻击者的第一次攻击attack1。与参考图4所描述的相反，图5的加密器130还可以抵御攻击者的第二次攻击attack2。第二次攻击attack2不改变第六加密数据的第二时间戳timestamp2，但是第二次攻击attack2可以将第六地址address6改变为第八地址address8。关于第二次攻击attack2，图5的加密/解密单元133可以将第六加密数据解密成解密数据且图5的检查逻辑器件134可以确定或检查解密时间戳和解密地址中的每一个是否有效。在本文中，由于解密地址(即，第八地址address8)被第二次攻击attack2改变，所以它可能与图1的soc110中的地址生成器139的地址不同。因此，检查逻辑器件134可以输出错误，且加密器130可以抵御第二次攻击attack2。

图7是示出了图5中的检查逻辑器件的详细配置的框图。将参考图1和图5来描述图7。图5的检查逻辑器件134可以包括时间戳比较器136、地址比较器137和错误生成器138。

时间戳比较器136可以将从图1的存储设备160发送并由图5的加密/解密单元133解密的时间戳与图1的soc110中的时间戳进行比较。soc110中的时间戳可以是由计数器132生成的并且不输出到soc110的外部的时间戳。时间戳比较器136可以将比较结果发送到错误生成器138。

地址比较器137可以将从存储设备160发送并被解密的地址与soc110中的地址进行比较。soc110中的地址可以是由图5的地址生成器139生成的并不输出到soc110的外部的地址。地址比较器137可以将比较结果发送到错误生成器138。

错误生成器138可以基于时间戳比较器136和地址比较器137的比较结果输出错误。当时间戳比较器136的比较结果指示解密时间戳是无效的时或者当地址比较器137的比较结果指示解密地址是无效的时，错误生成器138可以输出错误。

在实施例中，错误可以被发送到图1的处理器120。可以通过在图1的处理器120和加密器130之间指派的专用引脚来输出错误。可以经由总线(未示出)输出错误，该总线根据处理器120和加密器130之间的接口进行操作。当经由总线输出错误时，可以根据处理器120和加密器130之间的协议预先定义从错误生成器138输出的错误的形式。

在另一实施例中，可以将错误发送到图1的电子设备100的另一元件(未示出)。例如，可以将错误发送到显示串行接口(dsi)设备(未示出)，使得用户可以检查错误。可以通过在soc110与另一元件之间指派的专用引脚或通过根据soc110与另一元件之间的接口进行操作的总线来输出错误。

图8是示出了图1的处理器请求在加密数据区域中存储的数据的示例的图。将参考图1和图6来描述图8。在图8中，类似于图6，第一加密数据至第九加密数据可以存储在加密数据区域161中。加密数据的数量不限于所示出的数量。可以将第一加密数据至第九加密数据的时间戳从第n时间戳更新为第n+1时间戳。在图8中，假设第一加密数据至第三加密数据的时间戳被更新为第n+1时间戳。假设第四加密数据至第九加密数据的时间戳没有被更新为第n+1时间戳。

图1的处理器120可以将针对第四安全数据securitydata4的读取命令发送到图1的加密器130。加密器130可以响应于处理器120的读取命令，请求图1的存储设备160发送包括第四安全数据securitydata4在内的第四加密数据。根据上述假设，第四加密数据中包括的时间戳可以是第n时间戳。在下文中，将描述处理处理器120的读取命令的操作。

图9是示出了加密器的操作的框图，其中所述加密器处理如参考图8所述的处理器的读取命令。将参考图1、图5和图8来描述图9。将描述图9的加密器130与图5的加密器130之间的差异以及处理图1的处理器120的读取命令的操作。

当时间流逝了时间戳的更新周期时，定时器131可以请求计数器132和加密/解密单元133更新的时间戳，使得在图8的加密数据区域161中存储的加密数据的时间戳从第n时间戳更新为第n+1时间戳。计数器132可以响应于定时器131的请求将第n+1时间戳发送到加密/解密单元133。

在实施例中，检查逻辑器件134可以在其中存储所有第n时间戳和第n+1时间戳。在更新加密数据的时间戳的同时，如图8所示，加密数据区域161的每个时间戳可以是第n时间戳或第n+1时间戳。因此，当解密时间戳与第n时间戳和第n+1时间戳中的一个相同时，检查逻辑器件134可以确定或检查解密数据是否有效。为此，检查逻辑器件134可以分别对两个时间戳(即，第n时间戳和第n+1时间戳)执行比较操作。

参考图9，加密/解密单元133可以将第四加密数据解密为解密数据，并且可以将解密地址和第n时间戳发送到检查逻辑器件134。检查逻辑器件134可以确定或检查解密地址和第n时间戳中的每一个是否有效。

在实施例中，检查逻辑器件134可以确定或检查该解密地址与连同来自图1的处理器120的读取命令一起发送的地址是否相同。换言之，当检查逻辑器件134响应于处理器120的读取命令而操作时，由地址生成器139生成的地址可以不用于检查逻辑器件134的比较操作。另一方面，当检查逻辑器件134响应于定时器131的时间戳的请求而操作时，由地址生成器139生成的地址可以用于检查逻辑器件134的比较操作。

如果解密地址和第n时间戳二者都是有效的，则检查逻辑器件134不输出错误。加密/解密单元133可以基于确定结果或检查结果将第四安全数据securitydata4输出到处理器120。换言之，可以处理处理器120的读取命令。

图10是示出了图1的处理器请求在加密数据区域中存储的数据的示例的图。将参考图1和图8来描述图10。在图10中，与图8不同，假设第一加密数据至第五加密数据的时间戳被更新为第n+1时间戳。假设第六加密数据至第九加密数据的时间戳没有被更新为第n+1时间戳。类似于图8，图1的处理器120可以将针对第四安全数据securitydata4的读取命令发送到图1的加密器130。加密器130可以响应于处理器120的读取命令，请求图1的存储设备160发送包括第四安全数据securitydata4在内的第四加密数据。

图11是示出了加密器的操作的框图，其中所述加密器处理如参考图10所述的处理器的读取命令。将参考图9和图10来描述图11。将描述图11的加密器130与图9的加密器130之间的差异。

加密/解密单元133可以将第四加密数据解密为解密数据，并且可以将解密地址和第n+1时间戳发送到检查逻辑器件134。当不存在对图1的存储设备160的攻击时，检查逻辑器件134可以确定或检查地址和第n+1时间戳中的每一个是否有效，并且不输出错误。加密/解密单元133可以基于确定结果或检查结果将第四安全数据securitydata4输出到图1的处理器120。

图12是示出了由图1的加密器更新在存储设备中存储的时间戳的操作的图。将参考图1至图3来描述图12。在图12中，假设第一加密数据至第三加密数据存储在图1的加密数据区域161中。在本文中，第一加密数据至第三加密数据的数量不限于所示出的数量，并且由加密/解密单元133加密的第一地址至第三地址(未示出)还被包括在第一加密数据至第三加密数据中。

时间t1可以指示第一加密数据至第三加密数据的时间戳被更新为第n时间戳的时间。在时间t1到时间t2期间，第一加密数据至第三加密数据的时间戳中的每一个可以是第n时间戳。第n时间戳可以作为有效时间戳存储在检查逻辑器件134中。在时间t1到时间t2期间，当图1的处理器120发出读取命令时，加密器130可以确定或检查根据读取请求的加密数据的时间戳是否与第n时间戳相同。

在时间t2，加密器130可以开始将第一加密数据至第三加密数据的所有时间戳更新为第n+1时间戳的操作。在时间t2到时间t3期间，加密器130可以将第一加密数据至第三加密数据的时间戳依次更新为第n+1时间戳。在本文中，与所示内容相反，加密器130可以随机地将第一加密数据至第三加密数据的时间戳更新为第n+1时间戳。

时间t2和时间t3之间的间隔可以对应于执行更新的间隔，而不是更新周期。此外，在图12中，实施例被示例为时间t1和时间t2之间的间隔与时间t2和时间t3之间的间隔相同。然而，实施例不限于此。例如，时间t2和时间t3之间的间隔可以短于时间t1和时间t2之间的间隔。

在时间t2到时间t3期间，第n时间戳和第n+1时间戳可以分别作为有效时间戳存储在检查逻辑器件134中。在时间t2到时间t3期间，当处理器120发出读取命令时，加密器130可以确定或检查根据读取请求的加密数据的时间戳是否与第n时间戳或第n+1时间戳相同。

时间t3可以指示加密器130将第一加密数据至第三加密数据的时间戳更新为第n+1时间戳的时间。加密器130在时间t3到时间t4期间的操作可以类似于加密器130在时间t1和时间t2之间的操作。此外，加密器130在时间t4之后的操作可以类似于加密器130在时间t2之后的操作。在时间t4之后，可以将具有第n+1时间戳的第一加密数据至第三加密数据，而不是具有第n时间戳的第一加密数据至第三加密数据，存储在图1的加密数据区域161中。

在实施例中，时间t2和时间t4之间的间隔可以与时间戳的更新周期相同。例如，定时器131可以被配置为向计数器132和加密/解密单元133通知时间从时间t2流逝到时间t4并请求计数器132和加密/解密单元133更新时间戳。

图13是示出了图1的处理器、加密器和存储设备之间的操作的信号序列图。将参考图1至图12来描述图13。

在操作s110中，处理器120可以将安全数据和安全数据的地址发送到加密器130。在本文中，地址可以是存储设备160的地址，并且可以用于访问图1的加密数据区域161中的特定位置。

在操作s115中，加密器130可以将安全数据、地址和时间戳级联，并且可以将级联数据加密为加密数据。在实施例中，加密器130可以将安全数据和时间戳级联，并且可以不级联地址。

在操作s120中，加密器130可以将加密数据发送到存储设备160。加密数据可以存储在存储设备160的加密数据区域161中。在操作s120之后，加密器130可以周期性地更新在加密数据区域161中存储的时间戳，以抵御攻击者的各种攻击。

在操作s125中，加密器130可以确定时间是否流逝了时间戳的更新周期。当所述时间已经流逝(s125＝是)时，可以执行操作s135。当所述时间没有流逝(s125＝否)时，可以执行操作s130。

在操作s130中，加密器130可以检查是否存在处理器120的更新请求。在实施例中，处理器120可以请求加密器130更新时间戳，而不管时间戳的更新周期如何。处理器120的更新请求可以根据用户的请求而发生。备选地，处理器120的更新请求可以根据在操作s110中发送的安全数据的重要性或根据预先存储在存储设备160中的安全数据的重要性而发生。

如果不存在处理器120的更新请求(s130＝否)，则可以再次执行操作s125。在这种情况下，加密器130可以处理各种命令，诸如处理器120的写入命令或读取命令。例如，当处理器120发出写入命令时，可以重复操作s110至s120。

当时间流逝了时间戳的更新周期(s125＝是)时或者当存在处理器120的更新请求(s130＝是)时，可以执行操作s135。在操作s135中，加密器130可以请求存储设备160发送加密数据。例如，加密器130可以将用于读取加密数据的读取命令发送到存储设备160。在操作s140中，响应于加密器130的请求，存储设备160可以向加密器130发送加密数据。

在操作s145中，加密器130可以将从存储设备160发送的加密数据解密为解密数据。在操作s150，加密器130可以确定或检查解密地址和解密时间戳中的每一个是否有效。在实施例中，加密器130可以确定或检查是否仅解密时间戳有效。当确定解密地址和解密时间戳中的每一个是有效的(s150＝是)时，可以执行操作s155和s160。当确定解密地址和解密时间戳中的每一个或任一个是无效的(s150＝否)时，可以执行操作s165，在操作s165中，加密器130向处理器120通知错误。

当确定解密地址和解密时间戳二者都有效(s150＝是)时，该处理前进到s155处的操作。在操作s155中，加密器130可以将安全数据、地址和新的时间戳级联，并且可以将级联数据加密为加密数据。操作s155可以类似于操作s115，但是操作s155的时间戳可以与操作s115的时间戳不同。换言之，可以更新安全数据的时间戳。在操作s160中，加密器130可以将加密数据发送到存储设备160。

在操作s165中，加密器130可以将错误发送到处理器120。该错误可以指示存储设备160被攻击。在操作s170中，处理器120可以检测到该错误并且可以抵御攻击。例如，处理器120可以重启图1的电子设备100，可以将安全数据再次写入存储设备160，或可以生成并存储该错误的日志文件。日志文件可以用于分析攻击并抵御攻击。

在实施例中，可以对指派给存储设备160的加密数据区域161的所有地址执行操作s135至s170。因此，在加密数据区域161中存储的加密数据的所有时间戳可以被更新为新的时间戳。

图14是示出了图1的处理器、加密器和存储设备之间的操作的信号序列图。图14示出了处理器120发出读取命令的示例。将参考图1至图13来描述图14。

在操作s210中，处理器120可以将针对安全数据的读取命令发送到加密器130。处理器120被配置为请求安全数据。处理器120可以将针对所述安全数据的存储设备160的地址发送到加密器130。

在实施例中，当加密器130更新存储设备160的时间戳时，处理器120可以将读取命令发送到加密器130。发送读取命令的时间可以在图12的时间t2和时间t3之间。加密器130可以确定或检查两个时间戳(即，向存储设备160发送并被存储在加密器130中的时间戳以及由加密器130生成以用于更新的新的时间戳)是否都是有效的。在更新存储设备160的时间戳时，加密器130可以处理从处理器120发送的命令。

在另一实施例中，当加密器130不更新存储设备160的时间戳时，处理器120可以将读取命令发送到加密器130。发送读取命令的时间可以例如在图12的时间t1和时间t2之间或在图12的时间t3和时间t4之间。在这种情况下，加密器130可以确定或检查出只有一个时间戳(即，发送到存储设备160并存储在加密器130中的时间戳)是有效的。

操作s215至s240可以类似于图13的操作s135至s150、s165和操作s170。在本文中，由检查逻辑器件134在操作s230中针对比较操作使用的地址可以与由检查逻辑器件134在操作s150中针对比较操作使用的地址不同。检查逻辑器件134在操作s230中针对比较操作使用的地址可以是用于在操作s210中从处理器120发送的读取命令的地址。另一方面，检查逻辑器件134在图13的操作s150中针对比较操作使用的地址可以是由地址生成器139响应于时间戳的更新请求生成的地址。

如果检查逻辑器件134确定解密数据的地址和时间戳有效(s230＝是)，则处理前进到s245。在操作s245中，当在s230确定或检查出解密地址和解密时间戳两者都有效之后，加密器130将安全数据发送到处理器120。处理器120可以接收和处理安全数据。如果在s230确定解密数据的地址和/或时间戳无效(s230＝否)，则处理前进到s235，并且将错误从加密器130发送到处理器120。

图15是示出了根据本公开实施例的加密器的操作的流程图。将参考图1至图14来描述图15。

在操作s310中，加密器130可以确定时间是否流逝了时间戳的更新周期。操作s310可以由加密器130的定时器131执行，并且可以对应于图13的操作s125。

当在s310确定更新周期已经流逝(s310＝是)时，处理前进到s320处的操作。在操作s320中，加密器130可以生成用于更新的新的时间戳。可以由加密器130的计数器132执行操作s320。

在操作s330中，加密器130可以读取存储设备160的加密数据。加密器130可以从存储设备160接收加密数据(或读取数据)。在操作s340中，加密器130可以对加密数据进行解密。在实施例中，操作s320可以是与操作s330和s340一起执行的，或者可以是在执行操作s330和s340之后执行的。

在操作s350，加密器130可以确定或检查解密地址和解密时间戳中的每一个是否有效。具体地，加密器130可以确定或检查解密地址是否与地址生成器139的地址相同，并且可以确定或检查解密时间戳是否与在检查逻辑器件134中存储的时间戳相同。如果解密地址和解密时间戳都有效(s350＝是)，则可以执行操作s360。如果解密地址或解密时间戳无效(s350＝否)，则可以执行操作s380。

在操作s360中，加密器130可以将解密数据的安全数据和解密地址以及在操作s320中生成的新的时间戳级联，并且可以对级联数据进行加密。在操作s370中，加密器130可以将其时间戳被更新的加密数据写入存储设备160。在操作s380中，加密器130可以发送错误。

虽然未示出，但是加密器130可以在操作s370或s380之后重复执行操作s320至s380。可以重复操作s320至s380，直到更新加密数据区域161的所有时间戳为止。

如果在s310没有流逝更新周期(s310＝否)，则处理前进到s390处的操作。在操作s390中，加密器130可以处理处理器120的命令。当处理器120访问在存储设备160的加密数据区域161中存储的安全数据时，加密器130可以确定或检查在加密数据区域161中存储的时间戳是否是有效的并且可以确定存储设备160是否被攻击。

图16是示出了根据本公开另一实施例的电子设备的配置的框图。将参考图1至图15来描述图16。电子设备200可以包括soc210和第一存储设备261至第四存储设备264。soc210可以包括处理器220、加密器230和第一存储器控制器241至第四存储器控制器244。处理器220可以基本上与参考图1至图14描述的处理器120相同。

加密器230可以基本上与参考图1至图15描述的加密器130相同。加密器230可以对通过总线250发送的安全数据进行加密，或者可以对从第一存储器控制器241至第四存储器控制器244中的至少一个发送的加密数据进行解密。例如，加密器230可以是针对处理器220的从设备，并且可以是针对第一存储器控制器241至第四存储器控制器244的主设备。

加密器230可以作为安全存储器操作，并且可以从处理器220接收地址空间。处理器220可以使用指派给加密器230的地址经由总线250将针对安全数据的写入命令发送到加密器230(参见第一路径path1)。加密器230可以根据写入命令来对安全数据和时间戳级联，可以对级联数据进行加密，并且可以经由总线250将加密数据发送到第一存储器控制器241至第四存储器控制器244中的至少一个(参见第二路径path2)。第一存储器控制器241至第四存储器控制器244中的至少一个可以将所发送的加密数据存储在第一存储设备261至第四存储设备264中的至少一个内。

在本文中，由于加密数据未被存储在加密器230中且被存储在第一存储设备261至第四存储设备264的加密数据区域中，因此加密器230可以被称为“传输过程中的加密器”。

加密器230可以更新在第一存储设备261至第四存储设备264的加密数据区域中存储的时间戳。加密器230可以从第一存储器控制器241至第四存储器控制器244读取加密数据。加密器230可以顺序地或随机地访问第一存储设备261至第四存储设备264的加密数据区域。加密器230可以以交错的方式访问第一存储设备261至第四存储设备264的加密数据区域。

加密器230可以对加密数据进行解密并且可以检查解密时间戳是否有效。此后，加密器230可以经由总线250将对新的时间戳进行加密而得到的加密数据发送到第一存储器控制器241至第四存储器控制器244。此后，新的时间戳可以存储在第一存储设备261至第四存储设备264的加密数据区域中。换言之，一个加密器230可以管理第一存储设备261至第四存储设备264的时间戳。第一存储设备261至第四存储设备264可以共享一个加密器230。

处理器220可以使用指派给加密器230的地址经由总线250将针对安全数据的读取命令发送到加密器230(参见第一路径path1)。加密器230可以根据读取命令从第一存储器控制器241至第四存储器控制器244中的至少一个接收加密数据(参见第二路径path2)。加密器230可以对加密数据进行解密并且可以确定解密时间戳和解密地址中的每一个是否有效。如果解密时间戳和解密地址中的每一个都有效，则加密器230可以经由总线250将安全数据发送到处理器220(参见第一路径path1)。

在实施例中，与所示出的情况相反，soc210可以包括与第一存储设备261至第四存储设备264的数量相同数量的加密器。在这种情况下，加密器可以分别访问第一存储设备261至第四存储设备264。例如，所示的加密器230可以仅更新第一存储设备261的加密数据区域261_1的时间戳，并且可以不访问第二存储设备262至第四存储设备264。

第一存储器控制器241至第四存储器控制器244可以分别根据处理器220或加密器230的请求来控制第一存储设备261至第四存储设备264。第一存储器控制器241至第四存储器控制器244中的每一个可以提供用于soc210与第一存储设备261至第四存储设备264之间的通信的接口。第一存储器控制器241至第四存储器控制器244可以分别根据处理器220或加密器230的请求将数据发送到第一存储设备261至第四存储设备264。第一存储器控制器241至第四存储器控制器244还可以将分别从第一存储设备261至第四存储设备264发送的数据提供给处理器220或加密器230。

在实施例中，第一存储器控制器241至第四存储器控制器244可以根据与双倍数据速率(ddr)相关联的接口协议来进行操作。在另一实施例中，第一存储器控制器241至第四存储器控制器244可以根据与第一存储设备261至第四存储设备264相关联的各种接口协议中的一个或多个进行操作，例如，通用串行总线(usb)、小型计算机系统接口(scsi)、外围组件快速互连(pcie)、移动pcie(m-pcie)、高级技术附件(ata)、并行ata(pata)、串行ata(sata)、串行附连scsi(sas)、集成驱动电子器件(ide)和通用闪存(ufs)。

总线250可以在处理器220、加密器230和第一存储器控制器241至第四存储器控制器244之间提供数据输入/输出路径、命令输入/输出路径等。例如，总线250可以被实现为高级微控制器总线架构(amba)、高级高性能总线(ahb)、高级外围总线(apb)、高级可扩展接口(axi)、高级系统总线(asb)、axi一致性扩展(ace)或其组合。然而，实施例不限于此。

第一存储设备261至第四存储设备264可以分别基于第一存储器控制器241至第四存储器控制器244的控制来进行操作。图16中所示的第一存储设备261至第四存储设备264的数量仅是一个示例。用于控制存储设备的存储器控制器的数量不限于所示的数量。

第一存储设备261可以包括加密数据区域261_1。例如，可以根据soc210的请求将第一存储设备261的所有数据区域预先设置为加密数据区域261_1。

在一个实施例中，第一存储设备261可以是各种动态随机存取存储器(dram)设备中的一个或组合，动态随机存取存储器(dram)设备例如是ddr同步dram(ddrsdram)、ddr2sdram、ddr3sdram、ddr4sdram、ddr5sdram、低功耗双倍数据速率(lpddr)sdram、lpddr2sdram、lpddr3sdram、lpddr4sdram、lpddr4xsdram、lpddr5sdram、图形双倍数据速率(gddr)同步图形ram(sgram)、gddr2sgram、gddr3sgram、gddr4sgram、gddr5sgram和gddr6sgram。此外，第一存储设备261可以是堆叠dram管芯的存储设备，例如，高带宽存储器(hbm)、hbm2或hbm3。此外，第一存储设备261可以是静态随机存取存储器(sram)设备、nand闪存设备、nor闪存设备、电阻型随机存取存储(rram)设备、铁电ram(fram)设备、相变ram(pram)设备、晶闸管ram(tram)设备、磁ram(mram)设备等。

可以以与第一存储设备261相同的方式实现或可以不用该方式实现第二存储设备262至第四存储设备264中的每一个。第一存储设备261至第四存储设备264之一可以与其他存储设备不同。例如，第一存储设备261至第三存储设备263中的每一个可以是通用dram设备，且第四存储设备264可以是用于图形的dram设备，或可以是用于高带宽的hbm设备。不管第一存储设备261至第四存储设备264的类型如何，根据本公开实施例的加密器230可以将时间戳与加密数据一起存储在第一存储设备261至第四存储设备264的加密数据区域中，并可以定期地更新存储的时间戳。

在另一实施例中，第一存储设备261至第四存储设备264可以配置符合联合电子设备工程委员会(jedec)标准的双列直插式存储模块(dimm)。备选地，第一存储设备261至第四存储设备264可以配置注册的dimm(rdimm)、负载减少的dimm(lrdimm)、无缓冲的dimm(udimm)、全缓冲的dimm(fb-dimm)、小外形的dimm(so-dimm)或另一存储模块(例如，单列直插式存储模块(simm))。

在另一实施例中，可以使用各种半导体封装来实现第一存储设备261。例如，半导体封装可以包括层叠封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、晶片包的管芯、晶片形式的管芯、板上芯片(cob)、陶瓷双列直插式封装(cerdip)、公制四方扁平封装(mqfp)、薄型四方扁平封装(tqfp)、小外形集成电路(soic)、紧缩小外形封装(ssop)、薄型小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶片级制造封装(wfp)、晶片级处理堆叠封装(wsp)等。可以使用任何上述各种半导体封装来实现第二存储设备262至第四存储设备264中的每一个。第一存储设备261至第四存储设备264中的每一个可以是存储器管芯，并且第一存储设备261至第四存储设备264中的全部可以被包括在一个封装中(使用硅通孔)。可以使用上述各种半导体封装来实现soc210。

图17是示出了根据本公开另一实施例的电子设备的配置的框图。在图17中，将描述电子设备300与图16的电子设备200之间的差异。

可以基本上以与图16的soc210相同的方式来实现soc310。在本文中，soc310可以将第一存储设备361和第二存储设备362的数据区域设置为未加密数据区域，并且可以将第三储设备363和第四存储设备364的数据区域设置为加密数据区域。soc310访问第三存储设备363和第四存储设备364的操作可以基本上与图16的soc210访问第一存储设备261至第四存储设备264的操作相同。

处理器320可以在第一存储设备361和第二存储设备362中存储一般数据而不是安全数据，或者可以从第一存储设备361和第二存储设备362读取一般数据(参见第三路径path3)。换言之，在一般数据的情况下，处理器320可以在不使用加密器330的情况下立即使用第一存储器控制器341和第二存储器控制器342。因此，一般数据的输入/输出路径(例如，第三路径path3)和安全数据的输入/输出路径(例如，第四路径path4和第五路径path5)是分开的。换言之，在一般数据的数据输入/输出中不存在由于加密器330引起的延迟。

图18是示出了根据本公开另一实施例的电子设备的配置的框图。在图18中，将描述电子设备400与图16的电子设备200以及图17的电子设备300之间的差异。

可以基本上以与图16的soc210相同的方式来实现soc410。在本文中，soc410可以将第一存储设备461至第四存储设备464中的每一个的数据区域的一部分设置为加密数据区域，并且可以将数据区域的其余部分设置为未加密数据区域。可以以与图16的第一存储设备261至第四存储设备264相同的方式实现第一存储设备461至第四存储设备464，但是可以根据soc410的设置来不同地设置存储设备的数据区域。

根据soc410的设置，第一存储设备461的数据区域可以被划分为加密数据区域461_1和非加密数据区域461_2。可以以与第一存储设备461的数据区域相似的方式设置第二存储设备462至第四存储设备464的数据区域。在本文中，第一存储设备461至第四存储设备464的加密数据区域在大小上可以是彼此相同的，或者在大小上可以是彼此不同的。附加地，第一存储设备461至第四存储设备464的未加密数据区域在大小上可以是彼此相同的，或者在大小上可以是彼此不同的。

在实施例中，soc410访问第一存储设备461至第四存储设备464的加密数据区域的操作可以基本上与图16的soc210访问第一存储设备261至第四存储设备264的操作相同。soc410访问第一存储设备461至第四存储设备464的未加密数据区域的操作可以基本上与图17的soc310访问第一存储设备361和第二存储设备362的操作相同。

图19是示出了图18的处理器的地址空间的图。将参考图18来描述图19。处理器的地址空间500可以是由图18的处理器420访问的逻辑地址空间。处理器的地址空间500可以包括加密器的地址空间510和第一存储设备461至第四存储设备464的地址空间520。

可以由处理器420识别加密器的地址空间510，其类似于第一存储设备461至第四存储设备464的地址空间520。可以形成第一存储设备461至第四存储设备464的地址空间520，同时第一存储设备461至第四存储设备464的一部分数据区域彼此交错。第一存储设备461至第四存储设备464的地址空间520的一行可以指示能够存储加密数据的空间。例如，一行的大小可以对应于加密/解密单元133的加密操作的单位，例如，128比特或256比特。

第一存储设备461至第四存储设备464的地址空间520可以包括加密数据区域的地址空间521和非加密数据区域的地址空间522。例如，加密数据区域的地址空间521在大小上可以与加密器的地址空间510相同。

图20是示出了根据本公开另一实施例的电子设备的配置的框图。电子设备600可以包括soc610和存储设备660。在图20中，将描述电子设备600与图16至图18的电子设备之间的差异。

soc610可以包括处理器620和第一加密器631至第四加密器634。处理器620以及第一加密器631至第四加密器634可以经由总线650彼此通信。

可以基本上以与参考图1至图15描述的加密器130相同的方式来实现第一加密器631至第四加密器634中的每一个。在图16至图18中，加密器230、330和430中的每一个可以管理一个或多个存储设备的加密数据区域的时间戳。然而，在图20中，第一加密器631至第四加密器634中的每一个可以管理第一加密数据区域661至第四加密数据区域664中的每一个的时间戳。因此，存储设备660中的有效时间戳的数量可以是一个或多个，并且第一加密器631至第四加密器634可以独立地更新第一加密数据区域661至第四加密数据区域664的时间戳。

在实施例中，尽管未示出，但是当电子设备600包括四个存储设备时，第一加密器631至第四加密器634中的每一个可以管理四个存储设备中的每一个的加密数据区域的时间戳。加密器的数量、加密数据区域的数量和存储设备的数量不限于图20中所示的数量。

图21是示出了根据本公开另一实施例的电子设备的配置的框图。电子设备1000可以实现为能够使用或支持由移动产业处理器接口(mipi)联盟提出的接口。例如，电子设备1000可以是但不限于以下项之一：服务器、计算机、智能手机、平板电脑、个人数字助理(pda)、数码相机、便携式多媒体播放器(pmp)、可穿戴设备、物联网(iot)设备等。

电子设备1000可以包括soc1100和存储设备1600。soc1100可以包括处理器1120和加密器1130，并且可以基本上以与参考图1至图20描述的soc110、soc210、soc310、soc410和soc610相同的方式来实现。存储设备1600可以包括加密数据区域1610和非加密数据区域1620，并且可以基本上与参考图1至图20描述的存储设备160、261至264、361至364、461至464和660相同的方式来实现。

电子设备1000还可以包括与soc1100通信的显示器1710。soc1100可以根据dsi与dsi设备1715(显示器串行接口设备)通信。例如，可以在dsi设备1715中实现光解串行化器des。

电子设备1000还可以包括与soc1100通信的图像传感器1720。soc1100可以根据csi与csi设备1725(相机串行接口设备)通信。例如，可以在csi设备1725中实现光串行化器ser。

电子设备1000还可以包括与soc1100通信的rf芯片1730(射频芯片)。rf芯片1730可以包括phy1731(物理层)、digrf从设备1732和天线1733。例如，rf芯片1730的phy1731和soc1100可以通过由mipi联盟提出的digrf接口彼此交换数据。

电子设备1000还可以包括嵌入式/卡片式储存设备1740。嵌入式/卡片式储存设备1740可以存储从soc1100提供的数据，并且可以永久地存储从存储设备1600提供的数据。电子设备1000可以通过全球微波接入互操作性(wimax)1750、无线局域网(wlan)1760和超宽带(uwb)1770等与外部系统进行通信。

除了图21中所示的元件之外，电子设备1000还可以包括其他元件(例如，扬声器、麦克风、全球定位系统gps等)。

根据本公开的实施例，在电子设备1000中，安全数据可以存储在存储设备1600的加密数据区域1610中。加密器1130可以周期性地更新安全数据的时间戳，并且可以确定存储在加密数据区域1610中的时间戳是否由于攻击而改变。因此，电子设备1000可以抵御对存储设备1600的攻击。

根据本公开的实施例，加密设备可以对安全数据和时间戳进行加密，并且可以将加密数据存储在存储设备中。因此，加密设备可以周期性地更新在存储设备中存储的时间戳。加密设备可以确定在存储设备中存储的时间戳是否由于对存储设备的攻击而改变。因此，加密设备可以抵御对存储设备的攻击。

尽管已经参照示例性实施例描述了本公开的发明构思，但是对于本领域技术人员来说显而易见的是，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解的是，上述实施例不是限制性的而是说明性的。