本实用新型涉及通信技术领域，尤其是涉及一种实现串口一对多以及多对一通信的电路。
背景技术：
随着计算机系统的应用和微机网络的发展，通信功能越来越显得重要，串口通信是通信功能里比较常见的一种通信电路，而一对多或多对一串口通信的需求越来越多。
现有技术中，一对多或者多对一的串口通信，一般通过多路复用芯片或模拟开关来实现，这两种实现方式均需要额外的主控管脚控制，占硬件资源，需要软件配合，进行有效通道选择动作，操作复杂。
技术实现要素：
本实用新型的主要目的在于提供一种实现串口一对多以及多对一通信的电路，用于解决现有一对多，多对一串口通信操作繁琐，资源浪费问题。
为实现上述目的，本实用新型实施例提供一种实现串口一对多以及多对一通信的电路，包括：与门器件单元、多个主控芯片，多个被控芯片，电源以及多个电阻；
所述与门器件单元包括多组与门，所述多组与门的第一组与门的第一输入脚连接所述多个电阻的第一电阻的一端，所述第一电阻的另一端连接所述电源的输出端，所述第一组与门的第二输入脚与所述多个主控芯片的第一主控芯片的串口发送端相连接，所述第二组与门的输出脚与所述多个被控芯片的第一被控芯片的串口的接收端相连接；
所述多组与门的第二组与门的第一输入脚与所述第一主控芯片的串口发送端相连接，所述第二组与门的第二输入脚连接所述多个电阻的第二电阻的一端，所述第二电阻的另一端连接所述电源的输出端，所述第一组与门的输出脚与所述多个被控芯片的第二被控芯片的串口接收端相连接；
所述多组与门的第三组与门的第一输入脚与所述多个主控芯片的第二主控芯片的串口发送端相连接，所述第三组与门的第二输入脚与所述多个主控芯片的第三主控芯片串口的发送端连接，所述第三组与门的输出脚与所述多个被控芯片的第三被控芯片的串口接收端相连接。
本实用新型提供的串口一对多通信电路，根据不同数量的控制芯片和与门，通过主控芯片传输信号，经过与门处理，输出到被控芯片，实现一对多或者多对一的通信电路，避免繁琐的操作，资源浪费。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种实现串口一对多以及多对一通信的电路的原理图。
具体实施方式
为使得本实用新型的实用新型目的、特征、优点能够更加的明显和易懂，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而非全部实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
图1为本实用新型实施例提供的一种实现串口一对多以及多对一通信的电路的原理图，为了便于描述在本实施例中，用三组与门来表述整个电路工作的原理，实际应用中可以根据需要增加与门的数量。
如图1所示，该电路包括：与门器件单元1、多个主控芯片，多个被控芯片，电源4以及多个电阻；
与门器件单元1包括多组与门，多组与门的第一组与门11的第一输入脚111连接多个电阻的第一电阻51的一端，第一电阻51的另一端连接电源4的输出端，第一组与门11的第二输入脚112与多个主控芯片的第一主控芯片21的串口发送端211相连接，第一组与门11的输出脚113与多个被控芯片的第一被控芯片31的串口的接收端311相连接。
进一步的，多组与门的第二组与门12的第一输入脚121与第一主控芯片21的串口发送端211相连接，第二组与门12的第二输入脚122连接多个电阻的第二电阻52的一端，第二电阻52的另一端连接电源4的输出端，第二组与门12的输出脚123与多个被控芯片的第二被控芯片32的串口接收端321相连接。
进一步的，多组与门的第三组与门13的第一输入脚131与多个主控芯片的第二主控芯片22的串口发送端221相连接，第三组与门13的第二输入脚132与多个主控芯片的第三主控芯片23串口的发送端231连接，第三组与门13的输出脚133与多个被控芯片的第三被控芯片33的串口接收端331相连接。
进一步的，第一组与门11的第一输入脚111连接第一电阻51一端，第一电阻51的另一端连接电源4，使得第一组与门11的第一输入脚111的电平持续为高电平，则第一组与门111的第一输入脚111表现的逻辑值持续为真。
进一步的，第一组与门11第二输入脚112连接第一主控芯片21的串口发送端211，使得第一组与门11的第二输入脚112的电平与第一主控芯片21的串口发送端211中传输的数据的变化电平保持一致，第一组与门11的第二输入脚112表现的逻辑值为不断改变的真假逻辑值，则第一组与门11输出脚113表现的真假逻辑值则和第一组与门11的第二输入脚112表现的逻辑值保持一致，第一组与门11输出脚113的电平与第一主控芯片21的串口发送端211传输的数据的电平保持一致。
进一步的，第一组与门11的输出脚113与第一被控芯片31的串口接收端311相连接，则第一被控芯片31的串口接收端311的电平与第一组与门11的输出脚113的电平保持一致。
进一步的，第二组与门12的第二输入脚122连接第二电阻52一端，第二电阻52的另一端连接电源4，使得第二组与门12的第二输入脚122的电平持续为高电平，则第二组与门12的第二输入脚122表现的逻辑值持续为真。
进一步的，第二组与门12第一输入脚121连接第一主控芯片21的串口发送端211，使得第二组与门12的第一输入脚121的电平与第一主控芯片31的串口发送端311中传输的数据的变化电平保持一致，第二组与门12的第一输入脚121表现的逻辑值为不断改变的真假逻辑值，则第二组与门12输出脚123表现的真假逻辑值则和第二组与门12的第一输入脚121表现的逻辑值保持一致，第二组与门12输出脚123的电平与第一主控芯片21的串口发送端211传输的数据的电平保持一致。
进一步的，第二组与门12的输出脚123与第二被控芯片32的串口接收端321相连接，则第二被控芯片32的串口接收端321的电平与第二组与门12的输出脚123的电平保持一致。
与门器件单元1至少有两组或多组与门所表现的结果一致，当第一主控芯片21的串口发送端211有数据发送时，有两个或多个被控芯片串口都有数据接收，实现同时一对多的串口数据传输。
进一步的，第三组与门13的第一输入脚131以及第二输入脚132分别连接第二主控芯片22的串口发送端221以及第三主控芯片23的串口发送端231，当第二主控芯22的串口发送端221或者第三主控芯片23的串口发送端231有数据发送时，第三组与门13的两个输入脚的电平会随着数据的电平变化呈现高低电平变化状态，对应的逻辑值则为真假变化状态。
进一步的，当第二主控芯片22的串口发送端221没有数据发送时，第三组与门13的第一输入脚131电平持续表现为高电平，对应逻辑值则持续为真，当第三主控芯片23的串口发送端231没有数据发送时，第三组与门13的第二输入脚132电平持续表现为高电平，对应逻辑值则持续为真。
进一步的，第三组与门13输出脚133连接第三被控芯片33的串口接收脚331，由于电路中已确保不会有两个及以上主控芯片的串口发送端同时发送数据，所以第三与门13的两个输入脚只会有一个会有高低电平变化，第三组与门13输出脚133就只会随唯一变化的输入脚电平的变化而变化，则实现了两个主控芯片串口的数据分时发送到同一个被控芯片中，实现了分时多对一的串口数据传输。
进一步的，可根据不同数量的控制芯片，选用不同数量的与门、主控芯片、被控芯片可实现同时一对多或者分时多对一的串口数据传输。
本实用新型实施例中，根据不同数量的控制芯片和与门，通过主控芯片传输信号，经过与门处理，输出到被控芯片，实现一对多或者多对一的通信电路，避免繁琐的操作，资源浪费。
以上为对本实用新型所提供的一种实现串口一对多以及多对一通信的电路的描述，对于本领域的技术人员，依据本实用新型实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本实用新型的限制。