本实用新型属于数据存储领域，更具体的说涉及一种海量数据存储装置。
背景技术：
在社会高度信息化和大数据广泛应用的今天，如何实现高速采集和海量存储已经成为数据存储管理的研究热点，传统数据存储器已经不能够满足高速存储的需求。Flash作为一种半导体存储器，具有体积小、功耗低、重量轻、坚固耐用等特点，因此被广泛应用于大数据存储中。 Flash分为 NOR和NAND 两种类型，NAND 相比具有存储密度大、写入和擦除速度快、功耗更低、芯片引脚兼容性更好等优点，缺点是存储容量小、无效块、管理复杂，使控制管理SoC电路的系统结构复杂。
所以设计一种具有NAND类型的Flash半导体存储器的优点，又能克服NAND类型的Flash半导体存储器的缺点的数据存储装置。该数据存储装置能够大大的提高数据传输速度和数据容量。
技术实现要素：
本实用新型采用多块Flash芯片组合成一个高位宽的Flash芯片模块，组合成的Flash芯片模块采用Interleave多级技术，使用共同的控制信号，包括片选信号、片选信号、读写信号、芯片地址。使得本实用新型具有大容量存储和高速数据传输的功能。
为了实现上述目的，本实用新型是通过以下技术方案实现的：所述的海量数据存储装置包括Flash芯片模块1、MCU模块2、输入输出激励模块3、缓冲区模块4、编码模块5、译码模块6、Dnlink总线7、Uplink总线8，所述的MCU模块2与缓冲区模块4连接，输入输出激励模块3通过Uplink总线8与缓冲器模块双向连接，Flash芯片模块1通过Dnlink总线7与缓冲器模块双向连接，编码模块5的输入端与Uplink总线8连接，编码模块5的输出端与缓冲器模块连接，译码模块6的输入端与Flash芯片模块1连接，译码模块6的输出端与缓冲器模块连接。
进一步的，所述的Flash芯片模块1是由4片8位的Flash芯片组成32位宽的Flash芯片模块1。
进一步的，所述的Flash芯片模块1共用相同的控制信号，包括片选信号、读写信号、芯片地址。
进一步的，所述的海量数据存储装置兼容USB2.0、USB3.0和超高速USB模式。
本实用新型有益效果：
本实用新型采用多块Flash芯片组合成一个高位宽的Flash芯片模块，组合成的Flash芯片模块采用Interleave多级技术，使用共同的控制信号，包括片选信号、片选信号、读写信号、芯片地址。使得本实用新型具有大容量存储和高速数据传输的功能。兼容目前市面上所常用的USB2.0、USB3.0和超高速USB模式，具有良好的兼容性。
附图说明
图1，位本实用新型系统图；
图2，为本实用新型存储系统设计框图；
图3，为本实用新型Flash芯片模块结构图；
图4，为本实用新型编码模块结构图；
图5，为本实用新型译码模块结构图；
图中，1-Flash芯片模块、2-MCU模块、3-输入输出激励模块、4-缓冲区模块、5-编码模块、6-译码模块、7-Dnlink总线、8-Uplink总线。
具体实施方式
为了使本实用新型的技术方案和有益效果更加清楚，下面将结合附图对本实用新型的优选实施方式进行详细的说明，以方便技术人员理解。
如图1-2所示，所述的海量数据存储装置包括Flash芯片模块1、MCU模块2、输入输出激励模块3、缓冲区模块4、编码模块5、译码模块6、Dnlink总线7、Uplink总线8，所述的MCU模块2与缓冲区模块4连接，输入输出激励模块3通过Uplink总线8与缓冲器模块双向连接，Flash芯片模块1通过Dnlink总线7与缓冲器模块双向连接，编码模块5的输入端与Uplink总线8连接，编码模块5的输出端与缓冲器模块连接，译码模块6的输入端与Flash芯片模块1连接，译码模块6的输出端与缓冲器模块连接。MCU 模块作为模型的主要控制单元，对数据的读写控制是核心，决定整个模型的运作流程。MCU模块2主要功能是对其他各个模块进行初始化和设置、状态监控、发送指令以及中断处理等。
进一步的，所述的海量数据存储装置兼容USB2.0、USB3.0和超高速USB模式。
如图3所示，所述的Flash芯片模块1是由4片8位的Flash芯片组成32位宽的Flash芯片模块1。所述的Flash芯片模块1共用相同的控制信号，包括片选信号、读写信号、芯片地址，该技术使数据吞吐量提高4倍、8倍甚至16倍。
如图4所示，所述的编码模块5主要功能是对每个数据块 ( Sector) 生成校验码( Crc) ，校验码的位宽通过变量 Crcwidth 来表示，Crcwidth 大小主要由纠错位数和码长计算而得，当模拟器写数据时，编码模块5将每个数据块以及校验码共同写入缓冲区中。
如图5所示，所述的译码模块6主要功能是计算出每个数据块进行解码，并计算出译码需要的时钟周期。译码过程如图 5所示，译码由取余迭代、钱搜索和 ECC 纠错三部分组成，当数据块译码之后将有效数据写入缓冲区中。
本实用新型工作原理及过程：在对数据进行存储时，MCU模块2对缓冲器模块进行初始化后，发出指令启动缓冲器模块工作，需要存储的数据进入输入输出激励模块3通过Uplink总线8输入到编码模块5，编码模块5对数据进行编码后，把数据输入到缓冲器模块进行暂时存储，MCU模块2在数据存储过程中对缓冲器模块状态进行监控，缓冲器模块再通过Dnlink总线7把数据输入到Flash芯片模块1中进行存储。当需要对本实用新型存储的数据进行读取时，MCU模块2对缓冲器模块进行初始化，然后发出指令缓冲器模块开始工作，Flash芯片模块1中的数据通过译码模块6对译码后，数据通过Dnlink总线7进入到缓冲器模块，缓冲器模块通过Uplink总线8把数据送入输入输出激励模块3，输入输出激励模块3把输入通过USB口输出出去。
最后说明的是，以上优选实施例仅用于说明本实用新型的技术方案，而非限制尽管通过上述优选实施例已经对本实用新型进行了详细的描述，但本领域技术人员应当理解可以在形式上和细节上对其作出各种改变，而不偏离本实用新型的保护范围。