一种高速信号处理硬件系统的制作方法

文档序号:16913314发布日期:2019-02-19 18:46阅读:259来源:国知局
一种高速信号处理硬件系统的制作方法

本实用新型涉及信号处理技术领域,具体是一种高速信号处理硬件系统。



背景技术:

该硬件系统用于高速信号处理的实现,用于实时性比较强的复杂通信算法,雷达信号处理算法。随着通信行业和雷达行业的前端高带宽和高采样率的应用,对于后端的信号处理算法也有更高要求,因此需要更加实时性的高速信号处理硬件系统。同时高速信号处理结果需要实时的传输出去。



技术实现要素:

本实用新型的目的在于提供一种高速信号处理硬件系统,以解决上述背景技术中提出的问题。

为实现上述目的,本实用新型提供如下技术方案:

一种高速信号处理硬件系统,包括数字信号处理器、FPGA芯片、模数转换电路、QSFP接口、FMC连接器和EEPROM,所述数字信号处理器分别连接FPGA芯片、EEPROM和以太网芯片,FPGA芯片上还连接有时钟芯片、模数转换电路、QSFP接口和FMC连接器。

作为本实用新型的进一步技术方案:所述时钟芯片和以太网芯片均设有2个。

作为本实用新型的进一步技术方案:所述数字信号处理器的型号优选但不限定于TMS320C6678。

作为本实用新型的进一步技术方案:所述FPGA芯片的型号优选但不限定于XC7V690T。

作为本实用新型的进一步技术方案:所述时钟芯片的型号优选但不限定于CDCE62005。

作为本实用新型的进一步技术方案:所述以太网芯片的型号优选但不限定于ENTH_88E1111。

与现有技术相比,本实用新型的有益效果是:1)运算速度在同类级别达到600GFLOPs,在同类设备中遥遥领先;可以完成多种复杂信号处理算法,同时保持低功耗的优势。2)高速传输速率达到160GBPS,可用过光纤传输;3)双千兆以太网接口,可以完成局域网传输。

附图说明

图1为本实用新型的方框图。

具体实施方式

下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。

请参阅图1,一种高速信号处理硬件系统,包括数字信号处理器(DSP)、FPGA芯片、模数转换电路(ADC)、QSFP接口、FMC连接器和EEPROM,所述数字信号处理器连接FPGA芯片,数字信号处理器还连接有1个EEPROM和2个以太网芯片,FPGA芯片上还连接有2个时钟芯片、一个模数转换电路、一个QSFP接口和一个FMC连接器。

数字信号处理器的型号优选但不限定于TMS320C6678。FPGA芯片的型号优选但不限定于XC7V690T。时钟芯片的型号优选但不限定于CDCE62005。以太网芯片的型号优选但不限定于ENTH_88E1111。

本实用新型的工作原理是:1)核心部件-TMS320C6678,TMS320C6678是TI基于KeyStone的多核固定浮点数字信号处理器,DSP集成C66x CorePac,每个核心在1至1.25GHz到10GHz的运行。该设备支持高性能的信号处理应用,如任务关键,医疗成像,测试和自动化。C6678平台是高效的和易于使用的。C66x CorePac DSP是完全向后兼容所有现有的C6000系列定点和浮点DSP。

2)核心部件-XC7V690T,XC7V690T属于XILINX公司-7FPGA系列高端型号,该系列是针对28nm系统性能与集成进行了优化,可为用于设计业界最佳的功耗性能比架构、DSP性能以及I/O带宽。该系列可用于10G至100G联网、便携式雷达以及ASIC原型设计等各种应用。

3)QSFP(Quad Small Form-factor Pluggable):四通道SFP接口(QSFP),QSFP是为了满足市场对更高密度的高速可插拔解决方案的需求而诞生的。这种4通道的可插拔接口传输速率达到了40Gbps。

4)ENTH_88E1111:以太网PHY控制器,用于核心部件-TMS320C6678的以太网扩展;

5)EEPROM:用于核心部件-TMS320C6678小批量数据存储;

6)FMC:用于核心部件-XC7V690接口扩展;

7)CDCE62005:用于核心部件--TMS320C6678提供运行所需的时钟信号。

高速信号处理硬件系统通过将外部高速模拟信号进行采样后输入到核心部件-XC7V690T中,在XC7V690T中,用户可以使用XILINX公司的软件开发工具对信号进行实时信号处理,同时根据算法种类可以将数据预处理后通过高速SRIO接口送入核心部件TMS320C6678进行下一步处理,TMS320C6678中可以进行8个物理核分配,通过内存共享和核间调度完成8核并行计算,完成用户自定义算法。最终处理结果可以用过高速SRIO回传至核心部件XC7V690T中,再通过4个核心部件QSFP,将数据通过光纤发送出去。

对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1