1.一种运行单元电路，包括：
算术逻辑单元(alu)电路，所述alu电路包括用以接收第一值的第一输入端和接收第二值的第二输入端，所述alu电路包括用以确定所述第一值的绝对值以及将所述绝对值加到所述第二值上的电路系统，所述第一输入端耦合到包括寄存器空间的第一数据路径和所述运行单元电路的另一alu的输出端作为所述第一值的替代源，所述第二输入耦合到包括所述寄存器空间的第二数据路径作为所述第二值的源。
2.根据权利要求1所述的运行单元电路，其中，所述电路系统包括加法器电路。
3.根据权利要求2所述的运行单元电路，其中，所述加法器电路用以：
如果所述第一值为正，则将所述第一值加到所述第二值上；
如果所述第一值为负，则从所述第二值中减去所述第一值。
4.根据前述权利要求中至少一项所述的运行单元电路，其中，所述alu电路用以运行指令，所述指令用以接收第一输入操作数和第二输入操作数，所述指令用以将所述第二输入操作数加到所述第一输入操作数的绝对值上，所述alu电路用以沿着所述第一数据路径从所述寄存器空间接收所述第一输入操作数作为所述第一值，所述alu电路用以沿着所述第二数据路径从所述寄存器空间接收所述第二输入操作数作为所述第二值。
5.根据前述权利要求中至少一项所述的运行单元电路，其中，所述alu电路还用以运行另一指令，所述另一指令确定第一输入操作数和第二输入操作数之间的绝对差并且将所述绝对差加到第三输入操作数上，所述alu电路用以沿着所述第一数据路径从另一alu电路接收所述第一输入操作数和所述第二输入操作数之间的差值作为所述第一值，所述alu电路用以沿着所述第二数据路径从所述寄存器空间接收所述第三输入操作数作为所述第二值。
6.根据前述权利要求中至少一项所述的运行单元电路，其中，所述alu电路用以运行指令，所述指令用以确定第一输入操作数和第二输入操作数之间的绝对差并且将所述绝对差加到第三输入操作数上，所述alu电路用以沿着所述第一数据路径从所述另一alu电路接收所述第一输入操作数和所述第二输入操作数之间的差值作为所述第一值，所述alu电路用以沿着所述第二数据路径从所述寄存器空间接收所述第三输入操作数作为第二值。
7.根据前述权利要求中至少一项所述的运行单元电路，其中，所述指令在所述alu电路完成所述第一值和所述第二值的相加时完成。
8.根据前述权利要求中至少一项所述的运行单元电路，其中，所述alu电路是图像处理器内的组件。
9.根据前述权利要求中至少一项所述的运行单元电路，其中，图像处理器架构包括耦合到二维移位寄存器阵列的运行阵列。
10.根据前述权利要求中至少一项所述的运行单元电路，其中，所述图像处理器被配置为执行像素数据的块匹配。
11.根据前述权利要求中至少一项所述的运行单元电路，其中，所述图像处理器被配置为执行行/列查找最小值操作，特别是在具有二维运行通道阵列和对应的二维移位寄存器的图像处理器上。
12.根据前述权利要求中至少一项所述的运行单元电路，其中，所述图像处理器的架构包括线缓冲器、薄片生成器和/或模板处理器中的至少一个。
13.根据权利要求12所述的运行单元电路，其中，所述模板处理器被配置为处理重叠的模板。
14.根据前述权利要求中至少一项所述的运行单元电路，其中，数据计算单元包括移位寄存器结构，所述移位寄存器结构具有比所述运行通道阵列更宽的尺寸，特别是在所述运行通道阵列之外存在寄存器。
15.一种由处理器执行的方法，包括：
接收指令；
用所述处理器的算术逻辑单元电路运行指令，所述指令的运行包括下面的a)、b)和c)：
a)在所述算术逻辑单元电路的第一输入端接收第一值，并在所述算术逻辑单元电路的第二输入端接收第二值；
b)将所述第一值和所述第二值提供给所述算术逻辑单元电路内的加法器电路；
c)用所述加法器电路确定所述第一值的绝对值，并在所述加法器电路的输出端提供所述第二值和所述第一值的绝对值之和。
16.根据权利要求15所述的方法，其中，所述第一值从所述处理器的另一算术逻辑单元电路接收。
17.根据权利要求15或16所述的方法，其中，所述指令是绝对差之和指令。
18.根据权利要求15至17中至少一项所述的方法，其中，所述指令是绝对值指令，并且所述第二值被设置为等于零。
19.根据权利要求15至18中至少一项所述的方法，其中，图像处理器架构在耦合到二维移位寄存器阵列的运行阵列上操作。
20.根据权利要求15至19中至少一项所述的方法，其中，所述图像处理器执行像素数据的块匹配。
21.根据权利要求15至20中至少一项所述的方法，其中，所述图像处理器执行行/列查找最小值操作，特别是在具有二维运行通道阵列和对应的二维移位寄存器的图像处理器上。
22.根据权利要求15至21中至少一项所述的方法，其中，所述图像处理器的架构包括线缓冲器、薄片生成器和/或模板处理器中的至少一个。
23.根据权利要求22所述的方法，其中，所述模板处理器处理重叠的模板。
24.根据权利要求15至23中至少一项所述的方法，其中，数据计算单元包括移位寄存器结构，所述移位寄存器结构具有比所述运行通道阵列更宽的尺寸，特别是在所述运行通道阵列之外存在寄存器。
25.一种计算系统，包括：
多个通用处理器；
系统存储器；
耦合到所述系统存储器的存储器控制器；
图像处理器，包括用以运行指令的运行单元电路，所述运行单元电路包括算术逻辑单元(alu)电路，所述alu电路包括用以接收第一值的第一输入端和用以接收第二值的第二输入端，所述alu电路包括用以在指令运行期间确定所述第一值的绝对值并将所述绝对值加到所述第二值上的电路系统，所述第一输入端耦合到包括寄存器空间的第一数据路径和所述运行单元电路的另一alu的输出端作为所述第一值的替代源，所述第二输入耦合到包括所述寄存器空间的第二数据路径作为所述第二值的源。
26.根据权利要求25所述的计算系统，其中，所述电路系统包括加法器电路。
27.根据权利要求25或26所述的计算系统，其中，所述加法器电路用以：
如果所述第一值为正，则将所述第一值加到所述第二值上；
如果所述第一值为负，则从所述第二值中减去所述第一值。
28.根据权利要求25至27中至少一项所述的计算系统，其中，所述指令用以接收第一输入操作数和第二输入操作数，所述指令用以将所述第二输入操作数加到所述第一输入操作数的绝对值上，所述alu电路用以接收所述第一输入操作数作为所述第一值，所述alu电路用以接收所述第二输入操作数作为所述第二值。
29.根据权利要求25至28中至少一项所述的计算系统，其中，所述运行单元电路还用以运行另一指令，所述另一指令确定第一输入操作数和第二输入操作数之间的绝对差并将所述绝对差加到第三输入操作数上，所述alu电路用以从所述运行单元电路的另一alu电路接收所述第一输入操作数和所述第二输入操作数之间的差值作为所述第一值，所述alu用以接收所述第三输入操作数作为所述第二值。
30.根据权利要求25至29中至少一项所述的计算系统，其中，所述指令用以确定第一输入操作数和第二输入操作数之间的绝对差并将所述绝对差加到第三输入操作数上，所述alu电路用以从所述运行单元电路的另一alu电路接收所述第一输入操作数和所述第二输入操作数之间的差值作为所述第一值，所述alu电路用以接收所述第三输入操作数作为所述第二值。
31.根据权利要求25至30中至少一项所述的计算系统，其中，所述运行单元用以在所述alu电路完成所述第一值和所述第二值的相加时完成所述指令的运行。
32.根据权利要求25至31中至少一项所述的计算系统，其中，所述图像处理器包括运行通道阵列和二维移位寄存器阵列。
33.根据权利要求25至32中至少一项所述的计算系统，其中，图像处理器架构包括耦合到二维移位寄存器阵列的运行阵列。
34.根据权利要求25至33中至少一项所述的计算系统，其中，所述图像处理器被配置为执行像素数据的块匹配。
35.根据权利要求25至34中至少一项所述的计算系统，其中，所述图像处理器被配置为执行行/列查找最小值操作，特别是在具有二维运行通道阵列和对应的二维移位寄存器的图像处理器上。
36.根据权利要求25至35中至少一项所述的计算系统，其中，所述图像处理器架构包括线缓冲器、薄片生成器和/或模板处理器中的至少一个。
37.根据权利要求36所述的计算系统，其中，所述模板处理器被配置为处理重叠的模板。
38.根据权利要求25至37中至少一项所述的计算系统，其中，数据计算单元包括移位寄存器结构，所述移位寄存器结构具有比所述运行通道阵列更宽的尺寸，特别是在所述运行通道阵列之外存在寄存器。