存储卡、主机设备、存储卡用连接器及存储卡用适配器的制作方法

本申请享有在2017年6月5日提出申请的日本专利申请2017-111133号的优先权的利益，该日本专利申请的全部内容在本申请中被援引。

本实施方式总的来说涉及存储卡、主机设备、存储卡用连接器及存储卡用适配器。

背景技术：

在存储卡中，随着存储容量的增大，数据的转发量也增大。为了防止随着数据的转发量的增大而数据的转发时间增大，正在谋求搭载于存储卡的通信接口的高速化。

现有技术文献

专利文献

专利文献1：日本特开2016-29556号公报

技术实现要素：

根据实施方式，提供一种具有第1面、第2面及第1端子群～第n端子群的存储卡。第1面包括第1行～第n(n为2以上的整数)行。第2面朝向与第1面相反的一侧。第1端子群～第n端子群配置于第1行～第n行。第1端子群包括被分配差分时钟信号的端子、被分配单端信号(single-endedsignal)的端子、以及被分配第1电源电压的端子。第k端子群(k为2以上且n以下的整数)包括被分配差分数据信号的端子。

附图说明

图1是示出第1实施方式的存储卡的概略构成的俯视图。

图2是示出第2实施方式的存储卡的概略构成的俯视图。

图3是示出第2实施方式的存储卡的另一概略构成的俯视图。

图4a是示出第3实施方式的存储卡的概略构成的俯视图。图4b是示出第5实施方式的存储卡的概略构成的俯视图。图4c是示出第4实施方式的存储卡的概略构成的俯视图。

图5是示出第6实施方式的存储卡的概略构成的框图。

图6是示出装配有第7实施方式的存储卡的主机设备的概略构成的框图。

图7是示出装配有第8实施方式的存储卡的接口卡的概略构成的框图。

图8是示出第9实施方式的存储卡的总线模式的设定时的主机设备的动作的流程图。

图9是示出连接于第10实施方式的存储卡的差分传送路上的ac耦合电容器的实装方法的框图。

图10a是示出连接于第11实施方式的存储卡的差分传送路上的ac耦合电容器的实装方法的框图。图10b是示出连接于第12实施方式的存储卡的差分传送路上的ac耦合电容器的实装方法的框图。

图11a是示出第13实施方式的存储卡所使用的连接器的概略构成的一例的立体图。图11b是示出第13实施方式的存储卡所使用的连接器的概略构成的一例的剖视图。

图12a是示出第14实施方式的存储卡的装配前的连接器的概略构成的一例的剖视图。图12b是示出第14实施方式的存储卡的装配前的连接器的概略构成的一例的俯视图。图12c是示出第14实施方式的存储卡的装配后的连接器的概略构成的一例的剖视图。图12d是示出第14实施方式的存储卡的装配后的连接器的概略构成的一例的俯视图。

图13a是示出第15实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。图13b是示出第15实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图。图13c是示出第15实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图。图13d是示出第15实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

图14a是示出第16实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。图14b是示出第16实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图。图14c是示出第16实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图。图14d是示出第16实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

图15a是示出第17实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。图15b是示出第17实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图。图15c是示出第17实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图。图15d是示出第17实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

图16a是示出第18实施方式的存储卡的概略构成的立体图。图16b是示出第19实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。图16c是示出第20实施方式的存储卡的概略构成的立体图。图16d是示出图16c的存储卡的装配后的适配器的状态的剖视图。

图17是示出第21实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

图18是示出第22实施方式的存储卡的概略构成的俯视图。

具体实施方式

以下，参照附图，对实施方式的存储卡、主机设备、存储卡用连接器及存储卡用适配器进行详细说明。此外，本发明不受这些实施方式所限定。在以下的实施方式中，作为存储卡，举出sd卡为例，但是，也可以是多媒体卡等其他卡。

(第1实施方式)

图1是示出第1实施方式的存储卡的概略构成的俯视图。

在图1中，在存储卡sd1的卡面上设置有行r1、r2。在行r1、r2分别设置有端子群pa1、pa2。行r1能够指定将端子群pa1的端子横向排列配置的区域。行r2能够指定将端子群pa2的端子横向排列配置的区域。

既可以是各端子群pa1、pa2的端子的尺寸不同，也可以是各端子群pa1、pa2的端子间的间隔不同。在行r1中，端子群pa1的各端子的配置位置也可以在纵向上错开。在行r2中，端子群pa2的各端子的配置位置也可以在纵向上错开。

该存储卡sd1的形状因数(formfactor)可以与microsd卡对应。此时，存储卡sd1的纵向尺寸a1可以设定为15mm，横向尺寸b1可以设定为11mm，厚度可以设定为1.0mm。

对各行r1、r2分配依照某一个接口标准的通信所使用的信号。此时，可以使得依照多个接口标准的通信所使用的信号不被分配给一行。不过，也可以是依照一个接口标准的通信所使用的信号被分配给多个行。

对行r1分配与sd标准对应的第1模式下的通信所使用的信号。与sd标准对应的第1模式下的通信可以使用单端信号。即，单端信号对应于sd标准。在与sd标准对应的第1模式下，对端子群pa1分配电源vdd、接地电位vss、命令cmd、时钟clk及数据dat[3:0]。

在与sd标准对应的第1模式下，可以依照ds(defaultspeed)、hs(highspeed)或者uhs(ultrahighspeed)-i来进行通信。ds的最大转发速度为12.5m字节/秒，hs的最大转发速度为25m字节/秒，uhs-i的最大转发速度为104m字节/秒。

对行r2分配与pcie(peripheralcomponentinterconnectexpress，周边装置互联高速)标准对应的第2模式下的通信所使用的信号。在与pcie标准对应的第2模式下，可以在数据的通信中使用差分信号。在与pcie标准对应的第2模式下，对端子群pa2分配发送差分信号tx0p、tx0n、接收差分信号rx0p、rx0n。通过使用发送差分信号tx0p、tx0n及接收差分信号rx0p、rx0n能够进行双向通信。此时，在行r2中，以夹着被分配了差分信号的端子的方式，分别分配接地电位的gnd端子。

而且，在行r2中，对端子群pa2的1个端子分配电源端子vdd2或者电源端子vdd3，对端子群pa2的另1个端子分配电源端子vdd2。另外，对端子群pa2的又1个端子分配swio。swio可以在nfc(nearfieldcommunication)中使用。

在与sd标准对应的第1模式下，时钟clk及数据dat[3:0]被分配给分开的端子。因此，时钟clk及数据dat[3:0]经由分开的传送路而被传送。

在与pcie标准对应的第2模式下，虽然串行传送数据，但是，为了在接收电路中能够生成时钟，数据以相同电压电平不长时间持续的方式，按某单位而被编码化。编码化使用8b10b、128b/130b等方式。接收侧通过从数据的变化点生成时钟，即便电压电平稍微变动，也能够接收数据。在存在多个通路(lane)(差分数据信号的上升、下降的对)的情况下，分别以通路独立地构成接收电路并使接收数据的开始位置统一，由此能够消除通路间偏差(skew)。

例如，与pcie3.0标准对应的第2模式的情况下的最大转发速度为每1通路2g字节/秒(上升下降的合计)。在与pcie标准对应的第2模式下，可以由一组发送差分信号tx0p、tx0n及接收差分信号rx0p、rx0n构成1通路。一组发送差分信号tx0p、tx0n及接收差分信号rx0p、rx0n能够配置于存储卡sd1的1个行。

因此，通过使存储卡sd1的行数增大，能够使与pcie标准对应的第2模式的通路数增大，能够提高与pcie标准对应的第2模式的转发速度。在与pcie标准对应的第2模式下，在初始化时识别多个通路构成，能够将一个数据以多个通路转发。

在与pcie标准对应的第2模式下进行通信的情况下，与pcie标准对应的第2模式下的通信的控制所使用的控制信号被分配给行r1。该控制信号可以使用参考差分时钟信号refclkp/n、复位信号perst、电源管理控制信号clkreq。另外，该控制信号还可以使用唤醒信号pewake。这些控制信号代替行r1的命令cmd及数据dat[3:0]而被分配。

参考差分时钟信号refclkp/n以2通构成差分时钟，通过从主机设备发送时钟，存储卡sd1能够使与装配有该存储卡sd1的主机设备的同步容易化。不过，参考差分时钟信号refclkp/n被分配给行r1，发送差分信号tx0p、tx0n及接收差分信号rx0p、rx0n被分配给行r2以后。因而，参考差分时钟信号refclkp/n与发送差分信号tx0p、tx0n及接收差分信号rx0p、rx0n被以分开的传送路发送。

主机设备例如既可以是个人计算机等信息处理装置、移动电话、数码相机、拍摄装置，也可以是平板计算机、智能手机等便携终端，还可以是游戏机，又可以是车辆导航系统等车载终端。

存储卡sd1将接收到的参考差分时钟倍增而生成位时钟。数据与位时钟同步，被从发送差分信号tx0p、tx0n输出，从接收差分信号rx0p、rx0n读取的数据与位时钟同步地进行整理。多个通路的情况下也能够使其与位时钟同步地整理为一个数据。

复位信号perst可以用于主机设备使与pcie标准对应的第2模式下的通信所使用的总线复位。该复位信号perst可以在出错时等在主机设备进行卡的再初始化时使用。

电源管理控制信号clkreq可以作为用于从省电模式恢复的时钟而使用。在省电模式下，通过使数据转发所使用的高频位时钟停止，能够降低消耗电力。

在唤醒信号pewake实装于存储卡sd1的情况下，唤醒信号pewake可以用于在省电模式下存储卡sd1向主机设备通知各种事件。主机设备当从存储卡sd1接收到唤醒信号pewake时，解除省电模式，能够对事件进行处理。在存储卡中，也存在实装i/o功能的类型，也可以作为通知i/o中断的手段而使用。

在行r2中，对端子群pa2的1个端子分配电源端子vdd2或者电源端子vdd3。主机设备可以向行r1的电源vdd供给电源电压vdd1。电源电压vdd1可以设定为3.3v。可以向行r2的电源端子vdd2供给电源电压vdd2。电源电压vdd2可以设定为1.8v。或者，可以向行r2的电源端子vdd3供给电源电压vdd3。电源电压vdd3可以设定为1.2v。电源电压表述表示中位数，容许某种程度的电压变动幅度。例如，对于3.3v，2.7v～3.6v是容许范围，对于1.8v，1.70～1.95v是容许范围，对于1.2v，1.1v～1.3v是容许范围。

在下述说明中，设想存在电源端子vdd3而进行说明，但是，在支持电源电压vdd3的存储卡sd1不具有电源端子vdd3的情况下，可以使用行r2的电源端子vdd2，供给电源电压vdd2或者电源电压vdd3。具体地说，电源电压vdd2被施加1.8v或者1.2v。即，虽然也存在在存储卡sd1中没有电源端子vdd3的情形，但是，仅仅是将电源电压vdd3的供给对象变为电源端子vdd2，其他说明是同样的。

在上述说明中，对与pcie标准对应的第2模式下的通信所使用的信号被分配给行r2的方法进行了说明，但是，也可以是uhs-ii下的通信所使用的信号被分配给行r2。uhs-ii的最大转发速度为312m字节/秒。

在此，由于能够判别存储卡sd1是在与uhs-ii标准对应的第2模式下通信，还是在与pcie标准对应的第2模式下通信，所以，可以使用电源电压vdd2或者电源电压vdd3。在对端子群pa2的电源端子vdd2或者电源端子vdd3施加了电源电压的情况下，存储卡sd1若支持pcie标准，则能够在pcie总线模式下通信。

或者，也存在检测电源电压vdd2或者电源电压vdd3的变化点而进行切换的方法。在vdd2或者vdd3从断(off)变为通(on)的情况下，进入pcie总线模式，在从通变为断的情况下，脱离pcie总线模式。由此，在sd模式下，vdd2或者vdd3在通、断下均能够动作。

使用uhs-ii标准的主机设备将电源电压vdd2施加于电源端子vdd2，使用pcie标准的主机设备将电源电压vdd2施加于电源端子vdd2，或者将电源电压vdd3施加于电源端子vdd3。存储卡sd1通过vdd2/vdd3电压的有无的组合，能够容易地进行主机设备所期待的总线模式判定。因此，存储卡sd1无需通过向数据发送的符号(symbol)来进行总线模式判定。

在此，由于主机设备能够识别存储卡sd1是支持pcie标准还是支持uhs-ii标准，所以，与pcie标准对应的主机设备可以将用于对支持pcie标准进行识别的所决定的pcie符号向行r2的端子群pa2发送。在针对该符号从存储卡sd1产生了响应(response)的情况下，主机设备能够识别为存储卡sd1支持pcie标准。与uhs-ii对应的主机设备可以将uhs-ii初始化符号向行r2的端子群pa2发送。在针对该符号从存储卡sd1产生了响应的情况下，主机设备能够识别为存储卡sd1支持uhs-ii。

在此，通过将与pcie标准对应的第2模式下的通信所使用的信号分配给行r2，使得存储卡sd1能够支持pcie标准下的通信，由此能够提高数据的转发速度。随着存储卡sd1的存储容量的增大，访问存储器区域整体的情况下的时间增大，但是，通过利用多通路构成等方法进一步使总线高速化，能够缩短该时间。

另外，通过存储卡sd1支持pcie标准下的通信，能够使用pcie标准的标准物理层(phy:physicallayer)。因而，能够谋求用于提高存储卡sd1的数据的转发速度的设计的容易化和开发成本的降低。

而且，通过存储卡sd1支持pcie标准下的通信，能够在pcie标准的数据链路层中采用nvme(nonvolatilememoryexpress)。因而，能够降低数据转发时的代价(overhead)，能够提高数据转发效率。

(第2实施方式)

图2是示出第2实施方式的存储卡的概略构成的俯视图。

在图2中，在存储卡sd2的卡面上设置有行r1～r4。在行r1、r2分别设置有端子群pa1、pa2。行r1、r2可以与图1的存储卡sd1同样地使用。例如，可以在行r2中支持uhs-ii，在行r3、r4中支持pcie标准。

在行r3、r4分别设置有端子群pa3、pa4。行r3能够指定将端子群pa3的端子横向排列配置的区域。行r4能够指定将端子群pa4的端子横向排列配置的区域。该存储卡sd2的形状因数可以与microsd卡对应。此外，在存储卡sd2设置有行r3、r4的情况下，行r2可以设为可选方式(也可以没有)。

在图2中，行r3、r4是由两段构成的例子，但是，各行表示1通路的构成所需的端子的集合，不对存储卡上的端子配置进行限制。例如，既可以将两段的焊盘呈“交错状”配置，另外，也可以使行r3、r4为1列并呈字排列配置。

端子群pa3、pa4的各端子的面积可以比端子群pa1、pa2的各端子的面积小。根据连接器的接触方式，端子群pa3、pa4的各端子的形状可以互相相等。在此，通过减小端子群pa3、pa4的各端子的面积，能够降低寄生电容，并且，能够减小在与端子接触了时的残端(stub)，能够提高频率特性。此外，在此所说的残端(stub)，指的是在与存储卡sd2的端子接触了时，在不与连接器引脚接触的部分出现的端子的残边(日语：切れ端)。另外，通过使端子群pa3、pa4的各端子的形状互相相等，能够提高构成通路的差分信号的电特性的对称性。

对各行r3、r4分配pcie标准下的通信所使用的信号。对行r3的端子群pa3分配发送差分信号tx0p、tx0n、接收差分信号rx0p、rx0n。对行r4的端子群pa4分配发送差分信号tx1p、tx1n、接收差分信号rx1p、rx1n。

在此，1个行可以构成pcie标准的1通路。因而，通过pcie标准下的通信所使用的信号被分配给行r3、r4，能够构成pcie标准的2通路，与pcie标准下的通信所使用的信号被分配给1个行的方法相比，能够将数据转发速度提高到2倍。

在使用2个行r3、r4在pcie标准下进行通信的情况下，pcie标准下的通信的控制所使用的控制信号也被分配给行r1。此时，分配到行r1的控制信号能够在2个行r3、r4共用。

在行r3中，对端子群pa3的1个端子分配电源端子vdd3。可以向行r3的电源端子vdd3供给电源电压vdd3。端子群pa3的电源端子vdd3能够在行r3、r4共用。由于能够判别存储卡sd2是在与sd标准对应的第1模式下通信，还是在与pcie标准对应的第2模式下通信，所以，能够使用电源电压vdd3。

另外，在各行r3、r4中，以夹着被分配了差分信号的端子的方式，分别分配接地电位的gnd端子。例如，在行r3中，对右数第2个、第3个、第6个、第7个端子分配接收差分信号rx0n、rx0p、tx0n、tx0p。此时，对行r3的右数第1个、第4个、第5个、第8个端子分配接地电位gnd。

不过，存储卡也可以是相对于图2所示的构成，代替包围差分信号端子的2个gnd端子中的一方的gnd端子而配置有电源端子的图3所示的构成。电源端子可以采用与稳定的电源对应的电源端子。图3是示出第2实施方式的存储卡的另一概略构成的俯视图。

在此，通过对夹着被分配了差分信号的端子的端子分配接地电位gnd，能够针对每个差分信号确保返回路径，能够降低差分信号间的相互干涉。

此外，在图2或者图3的例子中，对针对每个差分信号独立地分配了接地电位gnd的方法进行了说明，但是，在对于差分信号间的相互干涉具有足够的噪声容限的情况下，被分配了接地电位gnd的互相相邻的端子也可以共同化。例如，在行r3中，分配了接地电位gnd的右数第4个及第5个端子中的任一端子也可以没有。由此，能够减少在各行r3、r4中设置的端子数，在存储卡sd2的1个行中能够配置的端子数存在限制的情况下，也能够容易地应对该限制。

另外，在图2或者图3的例子中，对在存储卡sd2设置行r3、r4的方法进行了说明，但是，行r4也可以省略。

而且，在图2或者图3的例子中，对除了行r1、r2之外还设置2个行r3、r4的方法进行了说明，但是，也可以除了行r1、r2之外还设置3个以上的行。例如，也可以还追加行r5、r6。在此，通过存储卡sd2支持pcie标准下的通信，能够通过增大行数来增大通路数，能够容易地应对数据转发速度的增大。

即，可以在存储卡的卡面上设置n(n为2以上的整数)个行。并且，可以在第1行中在与sd标准对应的第1模式下进行数据通信，在第2行～第n行中在pcie标准下进行数据通信。第2行也可以作为pcie通路而被分配，但是，由于焊盘的形状与第3行以后不同，所以也可以不使用。若将pcie通路的数设为x，则在pcie标准下能够使用x通路来进行数据通信，例如，pcie3.0标准的最大转发速度能够达到x×2g字节/秒(双向)。

(第3实施方式)

图4a是示出第3实施方式的存储卡的概略构成的俯视图。

在microsd形状因数中，存在有行r2的情况和没有行r2的情况、有行r3、r4的情况和没有行r3、r4的情况这3种组合。

(1)有行r2而没有行r3、r4的情况(图1的情形)

对行r2分配uhs-ii的差分信号或者pcie标准的差分信号1通路。在初始化时识别支持哪一个(也可以支持双方)。而且，存在在行r2中有电源端子vdd3的情况和没有电源端子vdd3的情况的组合，在有电源端子vdd3的情况下施加1.2v。在没有电源端子vdd3的情况下，使用电源端子vdd2，对电源端子vdd2施加1.8v或者1.2v。

(2)没有行r2而有行r3、r4的情况(图4a的情形)

行r3、r4被分配pcie标准的差分信号2通路。电源电压vdd3处于行r3。uhs-ii无法支持。

(3)有行r2且有行r3、r4的情况(图2的情形)

对行r2分配uhs-ii的差分信号，行r3、r4被分配pcie标准的差分信号2通路。而且，存在在行r2中有电源端子vdd3的情况和没有电源端子vdd3的情况的组合，在有电源端子vdd3的情况下施加1.2v。在没有电源端子vdd3的情况下，使用电源端子vdd2，或者也可以使用行r3的电源端子vdd3。在使用电源端子vdd2的情况下，施加1.8v或者1.2v。另外，在与pcie标准对应的第2模式时，行r2能够作为别的用途的接口而使用。

存储卡sd3的行r1、r3、r4可以与图2的存储卡sd2的行r1、r3、r4同样地使用。

在此，通过除去存储卡sd2的行r2，能够增加存储卡sd3的卡面上的空余空间。例如，可以作为用于散热的接触区域而使用。

(第4实施方式)

图4c是示出第4实施方式的存储卡的概略构成的俯视图。

在图4c中，在存储卡sd5的卡面上设置有行r1、r3、r4。在行r1设置有端子群pc1。对行r1分配与sd标准对应的第1模式下的通信所使用的信号。此时，在行r1中，对端子4分配电源vdd，对端子3、6分配接地电位vss，对端子2分配命令cmd，对端子5分配时钟clk，对端子1、9、8、7分配数据dat[3:0]。

在行r3、r4分别设置有端子群pc3、pc4，可以设为2通路构成。该存储卡sd5的形状因数可以与标准大小的sd卡对应。此时，存储卡sd5的纵向尺寸a2可以设定为32mm，横向尺寸b2可以设定为24mm，厚度可以设定为2.1mm。

存储卡sd5的行r1、r3/r4可以与存储卡sd2的行r1、r3、r4同样地使用。由此，在存储卡sd5的形状因数与标准大小的sd卡对应的情况下，也能够支持与pcie标准对应的第2模式下的通信，能够提高数据的转发速度。

(第5实施方式)

图4b是示出第5实施方式的存储卡的概略构成的俯视图。

在图4b中，在存储卡sd4的卡面上设置有行r1、r3、r4。在行r1设置有端子群pb1。对行r1分配与sd标准对应的第1模式下的通信所使用的信号。图4b的端子群pb1示出与图4a的端子群pa1相同形状的情况下的例子，但是，端子群pb1的形状也可以设为与行r3、r4的端子形状相同或者类似的小的焊盘形状。通过使用适配器，能够制作成若转换为图4c的形状因数则维持互换性。

在行r3、r4分别设置有端子群pb3、pb4。该存储卡sd4的形状因数可以在体积上包含与microsd卡对应的形状因数并在体积上包含于与标准大小的sd卡对应的形状因数。此时，存储卡sd4的纵向尺寸a3可以设定为16mm～20mm的范围，横向尺寸b3可以设定为12mm～16mm的范围，厚度可以设定为1.4mm～1.6mm的范围。

在此，存储卡sd4的形状因数，通过在体积上包含与microsd卡对应的形状因数，在nand闪存的芯片大小增大了的情况下，也能够将nand闪存收纳于存储卡sd4，能够应对nand闪存的存储容量的增大。

另外，存储卡sd4的形状因数，通过在体积上包含于与标准大小的sd卡对应的形状因数，能够抑制存储卡sd4的大小的增大。因而，能够确保存储卡sd4的紧凑性，能够在智能手机等便携终端、数码相机等便携设备等中使用。

存储卡sd4的行r1、r3、r4与存储卡sd5的行r1、r3、r4同样，可以与存储卡sd3的行r1、r3、r4同样地使用。由此，在存储卡sd4的形状因数与microsd卡的形状因数及标准大小的sd卡的形状因数不同的情况下，也能够支持pcie标准下的通信，能够与形状因数的差别无关地访问存储区域。

此外，在存储卡sd2～sd5中，配置于行r3、r4的端子的尺寸、形状及配置间隔可以共同化。由此，能够将与配置于行r3、r4的端子接触的连接器在存储卡sd2～sd5间共同化。

(第6实施方式)

图5是示出第6实施方式的存储卡的概略构成的框图。此外，图5的构成也可以在图1、图2及图4a～图4c中的任一存储卡sd1～sd5中使用。在以下的说明中，例举图5的构成应用于图2的存储卡sd2的情况为例。

在图5中，在存储卡sd2设置有调节器11、12、比较器13、卡控制器14、存储器接口电路15及存储器16。存储器16可以使用nand闪存。卡控制器14能够进行向存储器16的读/写控制及与外部的通信控制等。该通信控制中可以包括对应于与sd标准对应的第1模式的协议控制及与lpcie标准对应的协议控制。在卡控制器14设置有io单元17、物理层接口18及卡接口电路19。

io单元17可以与单端信号对应。io单元17可以与被分配给行r1的信号对应。在io单元17设置有输入缓冲器v1、v3及输出缓冲器v2。可以向输入缓冲器v1输入时钟clk。可以向输入缓冲器v3输入命令cmd及数据dat[3:0]。输出缓冲器v2可以输出针对命令cmd的响应及数据dat[3:0]。输入缓冲器v3及输出缓冲器v2可以针对每个命令cmd及数据dat[3:0]而设置。

物理层接口18可以与差分信号对应。物理层接口18可以与被分配给行r2、r3、r4的信号对应。在物理层接口18设置有接收器re及发送器tr。可以向接收器re输入行r2、r3的接收差分信号rx0p、rx0n及行r4的接收差分信号rx1p、rx1n。发送器tr可以输出行r2、r3的发送差分信号tx0p、tx0n及行r4的发送差分信号tx1p、tx1n。接收器re及发送器tr可以针对每个行r2、r3、r4而设置。在行r2中，无论是与uhs-ii标准对应的第2模式下还是与pcie标准对应的第2模式下，物理层接口18都可以采取相同的构成。

io单元17及物理层接口18连接于卡接口电路19。卡控制器14经由存储器接口电路15而连接于存储器16。为了使存储卡sd2支持pcie标准，可以在卡控制器14除了设置pcie标准的物理层接口18之外还设置pcie标准的数据链路层(datalinklayer)及事务层(transactionlayer)。物理层接口18可以进行串行/并行转换、并行/串行转换及数据的符号化等。该符号化是在数据的0或者1连续时将相同值的连续次数抑制为预定值以下的处理。通过该符号化，能够抑制数据传送时的电压电平的偏离(bias)。另外，通过使用特定的频率的谐波不变大的符号，也能够抑制emi(electromagneticinterference)。

此外，在pcie标准的事务层中，可以将数据打包，对包的标头附加命令等。在pcie标准的数据链路层中，可以对从事务层接受到的包附加序列号，附加crc(cyclicredundancycheck)码。序列号可以在包的送达确认等中使用。

电源电压vdd1向调节器11、卡控制器14、存储器接口电路15及存储器16供给。供给到调节器11的电源电压vdd1被转换为电源电压vddl，向卡控制器14及存储器接口电路15供给。电源电压vddl与卡控制器的技术相匹配地决定。存储器接口电路15在卡控制器14的接口电压与存储器16的接口电压不同的情况下，是电平转换电路(levelshiftercircuit)。

在与sd标准对应的第1模式(ds、hs或者uhs-i)的情况下，构成为仅以电源电压vdd1就能够动作。在uhs-7模式的情况下，卡控制器14及存储器接口电路15可以使用电源电压vddl作为1.8v。此时，在io单元17中，可以根据电源电压vdd1、vddl而切换输出信号电压及输入阈值。电压vdd2可以以可选方式供给。

电源电压vdd3向调节器12及比较器13供给。供给到调节器12的电源电压vdd3被转换为使物理层接口18动作所需的电源电压vddphy，向物理层接口18供给。

供给到比较器13的电源电压vdd3与基准电压进行比较。并且，基于该比较结果来检测电源电压vdd3的施加，该检测信号vdd3sp向卡控制器14输出。

虽然未图示，但是，在使用电源电压vdd2时也同样，电源电压vdd2向调节器12及比较器13供给，被转换为使物理层接口18动作所需的电源电压vddphy，向物理层接口18供给，检测信号vdd3sp向卡控制器14输出。

在没有通过比较器13检测到电源电压vdd3的施加的情况下，在存储卡sd2中，在与sd标准对应的第1模式下进行通信。此时，从主机设备发送到存储卡sd2的时钟clk经由输入缓冲器v1而向卡接口电路19发送。从主机设备发送到存储卡sd2的命令cmd及数据dat[3:0]经由输入缓冲器v3而向卡接口电路19发送。针对从卡接口电路19发送来的命令cmd的响应及数据dat[3:0]经由输出缓冲器v2而向主机设备发送。

在通过比较器13检测到电源电压vdd2或者电源电压vdd3的施加的情况下，在存储卡sd2中，在与pcie标准对应的第2模式下进行通信。此时，在存储卡sd2中，可以经由行r3、r4而进行数据通信，经由行r1而进行控制信号的通信。关于控制信号，参考差分时钟信号refclkp/n、复位信号perst、电源管理控制信号clkreq及唤醒信号pewake可以代替行r1的命令cmd及数据dat[3:0]而被分配。不过，唤醒信号pewake的实装并非必须的。

当从主机设备向存储卡sd2发送串行的接收差分信号rx0p、rx0n、rx1p、rx1n时，由接收器re转换为并行数据的接收信号rx，向卡接口电路19发送。当从卡接口电路19向发送器tr发送并行数据的发送信号tx时，该发送信号tx被转换为串行的发送差分信号tx0p、tx0n、tx1p、tx1n，向主机设备发送。

(第7实施方式)

图6是示出装配有第7实施方式的存储卡的主机设备的概略构成的框图。

在图6中，在主机设备设置有系统控制器21及系统存储器27。在系统控制器21设置有根复合体(routecomplex)22、sd主机控制器23、第1行开关24、连接器25及存储器控制器26。存储器控制器26连接于系统存储器27。

根复合体22能够通过多个pcie通路的协调而进行系统存储器的访问控制。另外，能够协调连接于pcie通路的器件与系统存储器间的数据转发。在根复合体22具有多个pcie通路的情况下，能够与多个pcie器件(包括存储卡)进行星形-星形连接(star-starconnection)。也可以对一个器件分配多个通路。sd主机控制器23能够在与sd标准对应的第1模式下控制存储卡sd2的情况下使用。第1行开关24可以基于选择信号r1sel来切换是将行r1在与sd标准对应的第1模式下的通信中使用，还是在与pcie标准对应的第2模式下的通信中使用。

连接器25可以与存储卡sd2接触。此时，连接器25的形状因数可以与microsd卡对应。在连接器25，为了与存储卡sd2接触，可以设置与存储卡sd2的卡端子群对应的连接器接点端子群。存储卡sd2的卡端子群为图2的端子群pa1～pa4。另外，连接器25具有用于与主机控制器连接的连接器端子群。此外，在以下的说明中，为了将设置于存储卡的端子群与设置于连接器的端子群进行区分，有时将设置于存储卡的端子群称作卡端子群，将设置于连接器的端子群称作连接器端子群。

对连接器25施加电源电压vdd3，在没有施加电源电压vdd3的情况下，施加电源电压vdd2。存储器控制器26能够控制系统存储器27的动作。

在根复合体22设置有物理层接口22a、22c、22e及io单元22b、22d、22f。各物理层接口22a、22c、22e为pcie标准的差分信号接口，io单元22b、22d、22f为pcie标准的单端信号和差分参考时钟的接口。

物理层接口22a及io单元22b连接于sd主机控制器23。此时，根复合体22可以使用差分信号ds1及控制信号cs1而与sd主机控制器23通信。物理层接口22c连接于连接器25。io单元22d连接于第1行开关24。物理层接口22e及io单元22f连接于m.2插槽。m.2支持sata(serialadvancedtechnologyattachment)及pcie标准，能够连接各种pcie器件。sd主机控制器23经由第1行开关24而连接于连接器25。

在通过选择信号r1sel选择了与sd标准对应的第1模式下的通信的情况下，通过第1行开关24将存储卡sd2的行r1切换为sd主机控制器23侧。并且，从sd主机控制器23输出的sd总线信号bs被分配给行r1，sd主机控制器23与存储卡sd2间在与sd标准对应的第1模式下进行通信。sd总线信号bs可以包含命令cmd、时钟clk及数据dat[3:0]。

在通过选择信号r1sel选择了与pcie标准对应的第2模式下的通信的情况下，通过第1行开关24将存储卡sd2的行r1切换为io单元22d侧。并且，控制信号cs2被分配给行r1。该控制信号cs2可以包含参考差分时钟信号refclkp/n、复位信号perst、电源管理控制信号clkreq。另外，该控制信号cs2也可以还包含唤醒信号pewake。

另外，在物理层接口22c与存储卡sd2的行r3、r4之间收发差分信号ds2。该差分信号ds2可以包含接收差分信号rx0p、rx0n、rx1p、rx1n及发送差分信号tx0p、tx0n、tx1p、tx1n。由此，根复合体22与存储卡sd2间能够在与pcie标准对应的第2模式下进行通信。

作为选择信号r1sel的设定方法，可以以是否施加了电源电压vdd2或者电源电压vdd3来设定。可以通过检测电源电压vdd2或者电源电压vdd3的变化点(从off到on，从on到off)来控制初始化中的状态。或者，也可以在系统控制器21等设置寄存器，基于在该寄存器中储存的值来设定选择信号r1sel。通过基于在寄存器中储存的值来设定选择信号r1sel，能够与是否使用电源电压vdd3无关地，对与sd标准对应的第1模式下的通信和与pcie标准对应的第2模式下的通信进行切换。

此外，在图6的实施方式中，示出了将能够装配存储卡sd2的连接器25实装于主机设备的构成，但是，也可以将能够装配存储卡sd1、sd3～sd5的连接器实装于主机设备。能够装配存储卡sd1、sd3的连接器的形状因数可以与microsd卡对应。能够装配存储卡sd4的连接器的形状因数可以包含与microsd卡对应的形状因数并包含于与标准大小的sd卡对应的形状因数。能够装配存储卡sd5的连接器的形状因数可以与标准大小的sd卡对应，包含与microsd卡对应的形状因数和卡sd4的形状因数。

(第8实施方式)

图7是示出装配有第8实施方式的存储卡的接口卡的概略构成的框图。

在图7中，在接口卡31设置有桥32、sd主机控制器33、第1行开关34及连接器35。

桥32通过将接口卡31装配于pcie插槽或者m.2插槽而能够转变为与pcie标准对应的第2模式下的通信。sd主机控制器33、第1行开关34及连接器35可以与图6的sd主机控制器23、第1行开关24及连接器25同样地构成。

在桥32设置有物理层接口32a、32c及io单元32b、32d。各物理层接口32a、32c可以作为pcie标准的差分信号的接口。io单元32b、32d可以作为pcie标准的单端信号和差分参考时钟的接口。

物理层接口32a及io单元32b连接于sd主机控制器33。此时，桥32可以使用差分信号ds1及控制信号cs1而与sd主机控制器33通信。物理层接口32c连接于连接器35。io单元32d连接于第1行开关34。

在通过选择信号r1sel选择了与sd标准对应的第1模式下的通信的情况下，通过第1行开关34将存储卡sd2的行r1切换为sd主机控制器33侧。并且，从sd主机控制器33输出的sd总线信号bs被分配给行r1，sd主机控制器33与存储卡sd2间在与sd标准对应的第1模式下进行通信。

在通过选择信号r1sel选择了与pcie标准对应的第2模式下的通信的情况下，通过第1行开关34将存储卡sd2的行r1切换为io单元32d侧。并且，控制信号cs2被分配给行r1。另外，在物理层接口32c与存储卡sd2的行r3、r4之间收发差分信号ds2。并且，桥32与存储卡sd2间在与pcie标准对应的第2模式下进行通信。

(第9实施方式)

图8是示出第9实施方式的存储卡的总线模式的设定时的主机设备的动作的流程图。此外，该存储卡的总线模式的设定方法也可以在图1、图2及图4a～图4c的任一存储卡sd1～sd5中使用。

在图8中，主机设备向存储卡供给电源电压vdd1、电源电压vdd3(s1)。电源电压vdd1可以向存储卡的行r1的电源端子vdd供给。如图1所示，在存储卡只有行r1、r2的情况下，电源电压vdd3可以向存储卡的行r2的电源端子vdd3或者若没有电源端子vdd3则向电源端子vdd2供给。如图2或者图4a～图4c所示，在存储卡中有行r3的情况下，电源电压vdd3可以向存储卡的行r3的电源端子vdd3供给。

另外，虽然未图示，但是，在不支持电源电压vdd3的情况下，作为替代而将电源电压vdd2向电源端子vdd2供给。

此时，主机设备通过监视被分配了发送差分信号tx0p、tx0n、tx1p、tx1n的行r3、r4的端子的电压的上升时间来检测是否装配有卡。主机设备与卡间由ac耦合电容器连接，但是，仅在装配有卡的情况下，在电容器有充电电流流动。因而，在主机设备装配有存储卡的情况下，与在主机设备没有装配存储卡的情况相比，上升时间变长。因此，基于该上升时间，能够判定在主机设备是否装配有存储卡。在由多个通路构成的情况下，也能够判定有几个通路能够在通信中使用。并且，在主机设备装配有存储卡的情况下，主机设备能够开始与存储卡通信。

接着，主机设备选择行r1作为第3总线模式(s2)。第3总线模式是基于与pcie标准对应的第2模式的通信。

接着，主机设备将识别存储卡是否支持pcie标准的符号向行r2、r3或者r4发送(s3)。

然后，在规定时间以内从存储卡发送了针对s3的符号的响应的情况下(s4的是)，主机设备执行训练序列(trainingsequence)(s5)。在该训练序列中，能够决定存储卡和主机设备双方支持的最大性能的动作频率。

接着，主机设备将与存储卡的通信方式设定为第3总线模式(s6)。

另一方面，在规定时间以内没有从存储卡发送来针对s3的符号的响应的情况下(s4的否)，主机设备停止电源电压vdd3的供给(s7)，向存储卡供给电源电压vdd2(s8)。电源电压vdd2可以向存储卡的行r2的电源端子vdd2供给。

接着，主机设备选择行r1作为uhs-ii模式用的控制端子(s9)。具体地说，对2个端子分配差分参考时钟。

接着，主机设备将识别存储卡是否支持uhs-ii的符号向行r2发送(s10)。

然后，在规定时间以内从存储卡发送了针对s10的符号的响应的情况下(s11的是)，主机设备执行uhs-ii模式的初始化(s12)。在该uhs-ii模式的初始化中，能够决定存储卡和主机设备双方支持的最大性能的动作频率。

接着，主机设备将与存储卡的通信方式设定为第2总线模式(s13)。第2总线模式是基于uhs-ii的通信。

另一方面，在规定时间以内没有从存储卡发送来针对s10的符号的响应的情况下(s11的否)，主机设备停止电源电压vdd2的供给(s14)。此外，可以将是否停止电源电压vdd2的供给设为可选方式。

接着，主机设备选择行r1作为与sd标准对应的第1模式用的信号端子(s15)。

接着，主机设备将执行与sd标准对应的第1模式的初始化的命令向行r1发送(s16)。

然后，在规定时间以内从存储卡发送了针对s16的命令的响应的情况下(s17的是)，主机设备执行与sd标准对应的第1模式的初始化(s18)。在该与sd标准对应的第1模式的初始化中，能够决定存储卡和主机设备双方支持的最大性能的sd总线模式和动作频率。

接着，主机设备将与存储卡的通信方式设定为第1总线模式(s19)。第1总线模式是基于与sd标准对应的第1模式的通信。

另一方面，在规定时间以内没有从存储卡发送来针对s16的命令的响应的情况下(s17的否)，主机设备进行错误判定，停止与sd标准对应的第1模式的初始化(s20)。s20中也包含连接了不是sd卡的卡的情形。

例如，假设图8的处理被应用于图1的存储卡sd1。此时，向存储卡sd1的行r2的电源端子vdd3供给电源电压vdd3(s1)。在存储卡sd1支持pcie标准的情况下，在向存储卡sd1的行r2发送了符号时(s3)，存在来自存储卡sd1的响应(s4的是)。因而，主机设备将与存储卡sd1的通信方式设定为与pcie标准对应的第2模式(s6)。

另一方面，在存储卡sd1支持uhs-ii的情况下，在向存储卡sd1的行r2发送了符号时(s3)，不存在来自存储卡sd1的响应(s4的否)。因而，存储卡sd1的行r2的电源端子vdd3的电源电压vdd3被停止(s7)，向存储卡sd1的行r2的电源端子vdd2供给电源电压vdd2(s8)。然后，在向存储卡sd1的行r2发送了符号时(s10)，存在来自存储卡sd1的响应(s11的是)。因而，主机设备将与存储卡sd1的通信方式设定为uhs-ii(s13)。

另一方面，在存储卡sd1也不支持uhs-ii的情况下，在向存储卡sd1的行r2发送了符号时(s10)，不存在来自存储卡sd1的响应(s11的否)。然后，在向存储卡sd1的行r1发送了命令时(s16)，若存在来自存储卡sd1的响应，则主机设备将与存储卡sd1的通信方式设定为与sd标准对应的第1模式(s19)。

作为另一例，假设图8的处理被应用于图4a的存储卡sd3。此时，向存储卡sd3的行r3的电源端子vdd3供给电源电压vdd3(s1)。由于存储卡sd3支持pcie标准，所以，在向存储卡sd3的行r3发送了符号时(s3)，存在来自存储卡sd3的响应(s4的是)。因而，主机设备将与存储卡sd1的通信方式设定为与pcie标准对应的第2模式(s6)。

另一方面，在使存储卡sd3在与sd标准对应的第1模式下动作的情况下，在s1中不向存储卡sd3的行r3的电源端子vdd3供给电源电压vdd3。此时，在向存储卡sd3的行r3发送了符号时(s3)，不存在来自存储卡sd3的响应(s4的否)。另外，由于在存储卡sd3中没有行r2，所以，在向存储卡sd3的行r2发送了符号时(s10)，不存在来自存储卡sd3的响应(s11的否)。由于存储卡sd3支持sd标准，所以，在向存储卡sd3的行r1发送了命令时(s16)，存在来自存储卡sd3的响应(s17的是)。因而，主机设备将与存储卡sd3的通信方式设定为与sd标准对应的第1模式(s19)。

(第10实施方式)

图9是示出连接于第10实施方式的存储卡的差分传送路上的ac耦合电容器的实装方法的框图。

在图9中，在主机设备设置有系统板81及系统控制器83。在系统板81设置有连接器82及物理层接口84。在物理层接口84设置有接收器re1及发送器tr1。可以向接收器re1输入从存储卡sd1的行r2发送的发送差分信号tx0p、tx0n。发送器tr1可以输出由存储卡sd1的行r2接收的接收差分信号rx0p、rx0n。

发送器tr1与连接器82经由差分传送路tp1而连接。此时，差分传送路tp1可以经由ac耦合电容器c1、c2而将发送器tr1与连接器82连接。在ac耦合电容器c1、c2连接有开关wt。开关wt能够使ac耦合电容器c1、c2短路。开关wt的实装可以设为可选方式。

接收器re1与连接器82经由差分传送路tp2而连接。此时，差分传送路tp2可以经由ac耦合电容器c3、c4而将接收器re1与连接器82连接。在ac耦合电容器c3、c4连接有开关wr。开关wr能够使ac耦合电容器c3、c4短路。开关wr的实装可以设为可选方式。

在存储卡sd1设置有物理层接口85。物理层接口85可以仅支持uhs-ii标准和pcie标准中的任一方。在物理层接口85设置有接收器re2及发送器tr2。可以向接收器re2输入由存储卡sd1的行r2接收到的接收差分信号rx0p、rx0n。发送器tr2可以输出从存储卡sd1的行r2发送的发送差分信号tx0p、tx0n。

接收器re2连接于差分传送路tp3。发送器tr2连接于差分传送路tp4。通过将存储卡sd1装配于连接器82，能够将差分传送路tp1、tp3互相连接，并且将差分传送路tp2、tp4互相连接。

在存储卡sd1支持uhs-ii标准的情况下，系统控制器83能够将开关wt、wr接通(on)，使ac耦合电容器c1～c4短路。

另一方面，在存储卡sd1支持pcie标准的情况下，系统控制器83能够将开关wt、wr断开(off)，使物理层接口84、85在直流上分离。

由此，在存储卡sd1支持uhs-ii标准的情况下和支持pcie标准的情况下无需更换系统板81，能够应对存储卡sd1支持uhs-ii标准的情况和支持pcie标准的情况双方。

此外，在与pcie标准对应的第2模式下，通过经由ac耦合电容器c1～c4而将物理层接口84、85连接，能够在差分信号的发送侧和接收侧进行dc上的分离，能够在发送侧和接收侧独立地设计物理层接口84、85的常用电压电平(commonvoltagelevel)(互相不受影响)。另一方面，在没有ac耦合电容器而dc结合的情况下，由于接地电平的变动会给双方的信号电压带来影响，所以，需要抑制接地电平的变动的设计。

另外，ac耦合电容器需要200nf左右的电容，由于该大小，难以进行向microsd形状因数内的实装。于是，通过将ac耦合电容器c1～c4设置于系统板81，不再需要将ac耦合电容器c3、c4设置于存储卡sd1，能够使得薄型存储卡sd1的制造容易。

(第11实施方式)

图10a是示出连接于第11实施方式的存储卡的差分传送路上的ac耦合电容器的实装方法的框图。

在图10a中，在主机设备设置有系统板81′。在系统板81′设置有连接器82及物理层接口84。在物理层接口84设置有接收器re1及发送器tr1。

发送器tr1与来自连接器82的差分传送路tp1经由ac耦合电容器c1、c2而连接。

接收器re1与连接器82经由差分传送路tp2而连接。此时，差分传送路tp2可以将接收器re1与连接器82直接连接。

在存储卡sd5设置有物理层接口85′。物理层接口85′可以支持pcie标准。在物理层接口85′设置有接收器re2′及发送器tr2′。可以向接收器re2′输入由存储卡sd5的行r3接收到的接收差分信号rx0p、rx0n。发送器tr2′可以输出从存储卡sd5的行r3发送的发送差分信号tx0p、tx0n。

接收器re2′连接于差分传送路tp3。示出了发送器tr2′与差分传送路tp4经由ac耦合电容器c3、c4而连接的情况。这是pcie器件的一般的实装方法。

但是，ac耦合电容器的电容范围是确定的，在对microsd形状因数实装时会存在过大的问题。也就是说，对于应用于厚度薄的形状因数的小型可移动卡来说，图10a的构成不合适。

(第12实施方式)

图10b是示出连接于第12实施方式的存储卡的差分传送路上的ac耦合电容器的实装方法的框图。

在图10b中，在主机设备设置有系统板81″。在系统板81″设置有连接器82′及物理层接口84。在物理层接口84设置有接收器re1及发送器tr1。在连接器82′设置有ac耦合电容器c3、c4。ac耦合电容器c3、c4可以电插入于连接器82′中的存储卡sd1侧能够连接的连接器端子与连接于主机设备的物理层接口84的连接端子之间。

发送器tr1与来自连接器82′的差分传送路tp1经由ac耦合电容器c1、c2而连接。ac耦合电容器c1、c2也可以配置于连接器82′的内部，这样一来，无需在pcb上确保配置c1、c2的区域。

接收器re1与连接器82′经由差分传送路tp2而连接。此时，差分传送路tp2可以将接收器re1与连接器82′直接连接。主机设备侧的差分传送路tp2与卡侧的差分传送路tp4在连接器82′内经由ac耦合电容器c3、c4而连接。

图10b是示出在连接器内配置有ac耦合电容器c3、c4的情形的图，但是，ac耦合电容器c3、c4也可以不配置于连接器内，而是插入于接收器re1与来自连接器82′的差分传送路tp2之间。在该情况下，在pcb(printedcircuitboard)上需要确保配置ac耦合电容器c3、c4的区域。

通过将存储卡sd1装配于连接器82′，能够将差分传送路(主机设备的发送侧的差分传送路)tp1和差分传送路(存储卡sd1的接收侧的差分传送路)tp3互相连接，并且经由ac耦合电容器c3、c4而将差分传送路(主机设备的接收侧的差分传送路)tp2和差分传送路(存储卡sd1的发送侧的差分传送路)tp4互相连接。

在此，通过将ac耦合电容器c3、c4设置于连接器82′，不再需要将ac耦合电容器c3、c4设置于存储卡sd1，能够应对microsd存储卡那样的厚度薄的形状因数的小型可移动卡。当然，也能够应用于更大的形状因数。

(第13实施方式)

图11a是示出第13实施方式的存储卡所使用的连接器的概略构成的一例的立体图，图11b是示出第13实施方式的存储卡所使用的连接器的概略构成的一例的剖视图。此外，在图11b中，示出了图11a的2根量的弹簧针(pogopin)。

在图11a中，该连接器可以在与存储卡sd2～sd5的行r3、r4的端子群pa3～pc3、pa4～pc4接触中使用。在该连接器设置有弹簧针40。弹簧针40可以与行r3、r4的端子配置对应地配置。

如图11b所示，在弹簧针40设置有销44。销44收容于缸43。在缸43内，在销44的底部设置有弹簧45，销44经由弹簧45而被以能够上下动的状态支承。弹簧针40在直立的状态下支承于外壳42。外壳42可以设置于基台41上。

例如，在与存储卡sd2的行r3接触的情况下，存储卡sd2的端子群pa3的各端子抵接销44的顶端。此时，通过将销44按下，销44被弹簧45向上推回。因而，能够将销44牢固地压在端子上，能够提高耐冲击性。其结果，在汽车、无人机等施加激烈的振动、冲击的环境下使用存储卡sd2的情况下，也能够防止存储卡sd2的动作变得不稳定。

(第14实施方式)

图12a是示出第14实施方式的存储卡的装配前的连接器的概略构成的一例的剖视图，图12b是示出第14实施方式的存储卡的装配前的连接器的概略构成的一例的俯视图，图12c是示出第14实施方式的存储卡的装配后的连接器的概略构成的一例的剖视图，图12d是示出第14实施方式的存储卡的装配后的连接器的概略构成的一例的俯视图。

此外，在图12b及图12d中，示出了除去连接器的罩时的状态。另外，在该实施方式中，举与图4b的存储卡sd4接触的连接器为例。

在图12a及图12b中，在连接器cn1设置有基体51及罩52。基体51的端部与罩52的端部经由销53而结合。此时，通过将销53作为旋转轴而使罩52旋转，能够将罩52开闭。

在基体51的中央部，以在横向上横截的方式设置有凹部54。在凹部54设置有散热片55。散热片55可以由导热性高且柔软的材料构成。散热片55的材料例如可以使用丙烯酸系树脂。此时，散热片55可以将尺寸设定为从基体51在横向上伸出。从基体51在横向上伸出的散热片55可以与连接器cn1的设置面接触。连接器cn1的设置面例如是主机设备的壳体。

在基体51中有与主机侧连接的连接器行r1端子群58和连接器行r3/r4端子群59，在基体51面上有在突出的状态下与卡侧连接的连接器行r1接点群和连接器行r3/r4接点群，埋入有导销56及弹簧针57。导销56可以与存储卡sd4的行r1的端子排列对应地配置。弹簧针57可以与存储卡sd4的行r3、r4的端子排列对应地配置。导销56的连接器行r1接点群可以布线于连接器行r1端子群58，连接于主机设备。弹簧针57的连接器行r3/r4接点群可以布线于连接器行r3/r4端子群59，连接于主机设备。

在将存储卡sd4装配于连接器cn1的情况下，在打开了罩52的状态下将存储卡sd4设置于基体51上。然后，通过将罩52关闭，能够将存储卡sd4固定于连接器cn1。

此时，如图12c及图12d所示，能够使存储卡sd4的行r1的端子群pb1压在导销56上，使存储卡sd4的行r3、r4的端子群pb3、pb4压在弹簧针57上。另外，能够使存储卡sd4的卡面的行r1与行r3、r4之间的空余空间压在散热片55上。

在此，为了与存储卡sd4的行r3、r4的端子群pb3、pb4接触，通过使用弹簧针57，能够降低端子群pb3、pb4与弹簧针57的接触时的横向错位。因而，能够应对端子群pb3、pb4的各端子的缩小化，同时能够使端子群pb3、pb4与弹簧针57可靠地接触。

另外，通过在连接器cn1设置散热片55，能够使在存储卡sd4中产生的热经由散热片55而高效地向主机设备逃逸，能够提高存储卡sd4的散热性。

此外，在上述的实施方式中，对在基体51的凹部54设置散热片55的方法进行了说明，但是，也可以代替散热片55而将珀耳帖元件设置于基体51的凹部54。通过使用珀耳帖元件，能够强制地将存储卡sd4冷却。

(第15实施方式)

图13a是示出第15实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图，图13b是示出第15实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图，图13c是示出第15实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图，图13d是示出第15实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

此外，在该实施方式中，示出了将图1的存储卡sd1的形状因数转换为图4b的存储卡sd4的形状因数的适配器。

在图13a及图13b中，在适配器ap1设置有向适配器ap1内插入存储卡sd1的插入部ie1。向插入部ie1的入口可以设置于适配器ap1的后端部。

在适配器ap1的表面设置有作为与连接器连接的适配器行r1端子群的端子群da1和作为适配器行r3/r4端子群的端子群da3、da4。端子群da1、da3、da4的各端子可以与存储卡sd4的行r1、r3、r4的端子排列分别对应地配置。

在适配器ap1的插入部ie1的内表面设置有作为与存储卡侧连接的适配器行r1接点群的导销ia1和作为适配器行r2接点群的导销ia2。导销ia1可以与存储卡sd1的行r1的端子排列对应地配置。导销ia2可以与被分配了存储卡sd1的行r2的发送差分信号tx0p、tx0n、接收差分信号rx0p、rx0n及电源vdd的端子的端子位置对应地配置。

导销ia1的适配器行r1接点群可以布线于端子群da1的适配器行r1端子群，连接于连接器。导销ia2的适配器行r2接点群可以布线于端子群da4的连接器行r4端子群(或者端子群da3的连接器行r3端子群)，连接于连接器。在图5中，以连接于行r4的情况为例进行了图示。以虚线示出了电源端子vdd3和数据线的布线，但是，为了容易观看，省略了向gnd端子的布线的图示。

端子群da1、da3、da4可以作为适配器ap1的适配器端子群而使用。导销ia1、ia2可以作为适配器ap1的适配器接点群而使用。适配器端子群可以在适配器ap1装配于连接器时与连接器接点群接触。适配器接点群可以在存储卡sd1插入到适配器ap1内时与卡端子群接触。

导销ia1经由布线ha1而与端子群da1的各端子1对1地连接。导销ia2经由布线ha2而与端子群da4(或者da3)的各端子1对1地连接。主机设备在初始化序列中，能够识别卡是与端子群da3还是与端子群da4连接，所以，可以连接于任一方。由于连接于端子群da4的情况下布线短，所以图示了该例。

在将存储卡sd1向适配器ap1装配的情况下，从适配器ap1的后端部向插入部ie1插入存储卡sd1。

此时，如图13c及图13d所示，能够使存储卡sd1的行r1的端子群pa1的各端子与导销ia1接触，使存储卡sd1的行r2的端子群pa2的各端子与导销ia2接触。由此，能够将存储卡sd1的形状因数转换为存储卡sd4的形状因数。

(第16实施方式)

图14a是示出第16实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图，图14b是示出第16实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图，图14c是示出第16实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图，图14d是示出第16实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

此外，在该实施方式中，示出了将图4a的存储卡sd3的形状因数转换为图4b的存储卡sd4的形状因数的适配器。

在图14a及图14b中，在适配器ap3设置有向适配器ap3内插入存储卡sd3的插入部ie2。向插入部ie2的入口可以设置于适配器ap3的后端部。在插入部ie2设置有在将存储卡sd3插入到插入部ie2时使存储卡sd3的行r3、r4的端子群pa3、pa4露出到适配器ap3的表面的缺口ik2。

插入部ie2的位置可以设定为，在将存储卡sd3插入到插入部ie2时，存储卡sd3的行r3、r4的端子群pa3、pa4的各端子的配置位置与存储卡sd4的行r3、r4的端子群pb3、pb4的各端子的配置位置对应。

在适配器ap3的表面设置有端子群da1。端子群da1的各端子可以与存储卡sd4的行r1的端子排列对应地配置。

在适配器ap3的插入部ie2的内表面设置有导销ia1。导销ia1可以与存储卡sd3的行r1的端子排列对应地配置。导销ia1经由布线ha1而与端子群da1的各端子1对1地连接。

在将存储卡sd3向适配器ap3装配的情况下，从适配器ap3的后端部向插入部ie2插入存储卡sd3。

此时，如图14c及图14d所示，能够使存储卡sd3的行r1的端子群pa1的各端子与导销ia1接触。另外，在使存储卡sd3的行r1的端子群pa1的各端子与导销ia1接触了时，能够使适配器ap3的端子群da1及存储卡sd3的端子群pa3、pa4的配置关系与存储卡sd4的端子群pb1、pb3、pb4的配置关系一致。由此，能够将存储卡sd3的形状因数转换为存储卡sd4的形状因数。

在此，在将存储卡sd3装配于适配器ap3时，通过使存储卡sd3的端子群pa3、pa4露出到适配器ap3的表面，能够不介有适配器ap3的端子群地，与存储卡sd3的端子群pa3、pa4接触。因而，在将存储卡sd3的形状因数转换为存储卡sd4的形状因数的情况下，也无需使存储卡sd3的端子群pa3、pa4与适配器ap3的端子群接触。其结果，在将存储卡sd3装配于适配器ap3时，能够消除存储卡sd3的端子群pa3、pa4的电特性的恶化。

(第17实施方式)

图15a是示出第17实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图，图15b是示出第17实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图，图15c是示出第17实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图，图15d是示出第17实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

此外，在该实施方式中，示出了将图4b的存储卡sd4的形状因数转换为图4c的存储卡sd5的形状因数的适配器。

在图15a及图15b中，在适配器ap4设置有向适配器ap4内插入存储卡sd4的插入部ie3。向插入部ie3的入口可以设置于适配器ap4的表面。向插入部ie3的入口，在将存储卡sd4插入到插入部ie3时，能够使存储卡sd4的行r3、r4的端子群pb3、pb4露出到适配器ap4的表面。

插入部ie3的位置可以设定为，在将存储卡sd4插入到插入部ie3时，存储卡sd4的行r3、r4的端子群pb3、pb4的各端子的配置位置与存储卡sd5的行r3、r4的端子群pc3、pc4的各端子的配置位置对应。

在适配器ap4的表面设置有端子群db1。端子群db1的各端子可以与存储卡sd5的行r1的端子排列对应地配置。

在适配器ap4的插入部ie3的内表面设置有导销ib1。导销ib1可以与存储卡sd4的行r1的端子排列对应地配置。导销ib1经由布线hb1而与端子群db1的各端子1对1地连接。

在将存储卡sd4向适配器ap4装配的情况下，从适配器ap4的表面向插入部ie3插入存储卡sd4。

此时，如图15c及图15d所示，能够使存储卡sd4的行r1的端子群pb1的各端子与导销ib1接触。另外，在使存储卡sd4的行r1的端子群pb1的各端子与导销ib1接触了时，能够使适配器ap4的端子群db1及存储卡sd4的端子群pb3、pb4的配置关系与存储卡sd5的端子群pc1，pc3、pc4的配置关系一致。由此，能够将存储卡sd4的形状因数转换为存储卡sd5的形状因数。

在此，在将存储卡sd4装配于适配器ap4时，通过使存储卡sd4的端子群pb3、pb4露出到适配器ap4的表面，能够不介有适配器ap4的端子群地，与存储卡sd4的端子群pb3、pb4接触。因而，在将存储卡sd4的形状因数转换为存储卡sd5的形状因数的情况下，也无需使存储卡sd4的端子群pb3、pb4与适配器ap4的端子群接触。其结果，在将存储卡sd4装配于适配器ap4时，能够消除存储卡sd4的端子群pb3、pb4的电特性的恶化。

(第18实施方式)

图16a是示出第18实施方式的存储卡的概略构成的立体图。在图16a中，示出了图4b的存储卡sd4的变形例。

在图16a中，在该存储卡sd4′中，代替存储卡sd4的端子群pb1而设置有端子群pb1′。端子群pb1′的各端子从表面到前端面地配置于存储卡sd4′。由此，能够从存储卡sd4′的顶端与存储卡sd4′的行r1的端子接触。

(第19实施方式)

图16b是示出第19实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。在图16b中，示出了图15a～图15d的适配器ap4的变形例。

在图16b中，在适配器ap4′，代替适配器ap4的插入部ie3、导销ib1及布线hb1而设置有插入部ie3′、弹簧针62及布线hb2。弹簧针62埋入插入部ie3′的顶端的侧面。弹簧针62经由布线hb2而与端子群db1的各端子1对1地连接。

在将存储卡sd4′向适配器ap4′装配的情况下，从适配器ap4′的表面向插入部ie3′插入存储卡sd4′。此时，通过使存储卡sd4′的行r1的端子群pb1′的各端子的顶端压在弹簧针62上，能够稳定地接触。

在此，如图15c所示，在将存储卡sd4装配于适配器ap4的情况下，在适配器ap4的端子群db1与存储卡sd4的端子群pb3、pb4之间产生高低差。在与这些端子群db1、pb3、pb4接触的情况下，需要在连接器中吸收高低差。

另一方面，在将存储卡sd4′装配于适配器ap4′的情况下，几乎能够消除适配器ap4′的端子群db1与存储卡sd4′的端子群pb3、pb4的高低差。因而，不再需要在与端子群db1、pb3、pb4接触的连接器中吸收高低差，能够防止连接器的构造的复杂化。

(第20实施方式)

图16c是示出第20实施方式的存储卡的概略构成的立体图，图16d是示出图16c的存储卡的装配后的适配器的状态的剖视图。在图16c中示出了图4b的存储卡sd4的变形例。

在图16c中，在存储卡sd4″的顶端设置有高低差61。此时，能够将端子群pb1配置于低了与高低差61的高度相当的量的位置。

在将存储卡sd4″向适配器ap4装配的情况下，从适配器ap4的表面向插入部ie3插入存储卡sd4″。此时，能够使存储卡sd4″的行r1的端子群pb1的各端子与导销ib1接触。

在此，如图15c所示，在将存储卡sd4装配于适配器ap4的情况下，在适配器ap4的端子群db1与存储卡sd4的端子群pb3、pb4之间产生高低差。

另一方面，在将存储卡sd4″装配于适配器ap4的情况下，几乎能够消除适配器ap4的端子群db1与存储卡sd4″的端子群pb3、pb4的高低差。因而，不再需要在与端子群db1、pb3、pb4接触的连接器中吸收高低差，能够防止连接器的构造的复杂化。

(第21实施方式)

图17是示出第21实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。在图17中，示出了图13a～图13d的适配器ap1的变形例。

在图17中，在适配器ap1′设置有半导体芯片71。在图示的场所以外，半导体芯片71的实装位置也是任意的，半导体芯片71可以埋入适配器ap1′的空余空间。半导体芯片71连接于图13a及图13b的导销ia2。

可以使半导体芯片71具有无线模块、近距离无线模块(proximityradiomodule)、安全模块、气味、照度等传感器等的功能。

无线模块可以与11a、11b、11g、11n、11ad、wigig等标准对应。近距离无线模块可以与nfc、zwave、zigbee、transferjet等标准对应。安全模块可以与tee(trustedexecutionenvironment)、tcg(trustedcomputinggroup)opal等标准对应。

并且，在存储卡sd2装配于适配器ap1′时，与主机设备通过存储卡sd2的行r3、r4而连接，半导体芯片71利用存储卡sd2所具有的行r2的端子群而能够与存储卡连接。由此，通过将装配有存储卡sd2的适配器ap1′安装于主机设备，能够使主机设备具有无线模块、安全模块或者传感器等的功能。

(第22实施方式)

图18是示出第22实施方式的存储卡的概略构成的俯视图。在图18中，示出了图4b的存储卡sd4的变形例。

在图18中，在存储卡sd6中，除去了存储卡sd4的行r1的端子群pb1。并且，在存储卡sd4的行r1的位置设置有行r3、r4。在存储卡sd6的行r3、r4中，对存储卡sd4的差分信号的端子群pb3、pb4，代替使用了行r1的控制信号端子而分别追加了端子群pb3′、pb4′。端子群pb3′、pb4′也可以形状、端子数不同，但是，通过继承行r1所具有的功能而能够维持互换性。也就是说，存储卡sd6能够通过使用适配器而转换为存储卡sd5。

可以使存储卡sd6具有与pcie标准对应的第2模式的通信功能。此时，对端子群pb3′、pb4′分配与pcie标准对应的第2模式下的通信的控制所使用的控制信号。该控制信号可以使用参考差分时钟信号refclkp/n、复位信号perst、电源管理控制信号clkreq。另外，该控制信号也可以还使用唤醒信号pewake。

在此，通过除去存储卡sd4的行r1的端子群pb1并将端子群pb3、pb3′、pb4、pb4′设置于存储卡sd6的行r3、r4，能够使存储卡sd6具有与pcie标准对应的第2模式的通信功能，同时增大存储卡sd6的卡面的空余空间。因而，能够容易地增加存储卡sd6的行数，能够容易地增加pcie标准的通路数，所以，能够容易地提高存储卡sd6的数据转发速度。

对本发明的几个实施方式进行了说明，但是，这些实施方式是作为例子而提示出的，并非意在限定发明的范围。这些新颖的实施方式，能够以其他各种形态实施，能够在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、主旨，并且包含于权利要求书所记载的发明及其等同的范围。