避免损失良率的memory冗余位测试方法及装置与流程

本发明涉及到测试方法，特别是涉及到一种避免损失良率的memory冗余位测试方法及装置。

背景技术：

在电路设计过程中，由于memory编译器的性能限制，产生出来的memorysize并不能完全满足用户的需求，为适应现有的memorycompiler的性能限制，有些产生的memory会多出一些行或者列，但实际的功能中又这些部分会弃之不用。

但在制造缺陷筛选过程中，如果是因为这些memory冗余位的缺陷发生，把整个芯片丢弃，则会造成不必要的浪费，同时降低了memory的良率。

技术实现要素：

为了解决上述现有技术的缺陷，本发明的目的是提供一种避免损失良率的memory冗余位测试方法及装置。

为达到上述目的，本发明的技术方案是：

一种避免损失良率的memory冗余位测试方法，包括以下步骤：

接收可用测试信号；

根据可用测试信号，对目标memory进行部分测试；

获取测试结果，根据测试结果判断目标memory是否合格。

进一步地，所述根据可用测试信号，对目标memory进行部分测试步骤之前，包括，

筛选出冗余memory，将冗余memory作为非测试目标，并将其余memory作为目标memory。

进一步地，所述对目标memory进行部分测试步骤，包括，

通过bist逻辑对memory进行部分测试。

进一步地，所述通过bist逻辑对memory进行部分测试步骤，包括，接收可用测试信号中的memory测试地址信息；

根据测试地址对memory进行测试。

本发明还提出了一种避免损失良率的memory冗余位测试装置，包括：

信号接收单元，用于接收可用测试信号；

部分测试单元，用于根据可用测试信号，对目标memory进行部分测试；

结果获取单元，用于获取测试结果，根据测试结果判断目标memory是否合格。

进一步地，还包括筛选单元，所述筛选单元，用于筛选出冗余memory，将冗余memory作为非测试目标，并将其余memory作为目标memory。

进一步地，所述部分测试单元还用于通过bist逻辑对memory进行部分测试。

进一步地，所述部分测试单元，包括地址接收模块和测试模块，

所述地址接收模块，用于接收可用测试信号中的memory测试地址信息；

所述测试模块，用于根据测试地址对memory进行测试。

本发明的有益效果是：通过只针对memory中目标使用的可用memory进行测试，避开了冗余memory故障对测试结果的干扰，在保证不影响使用的前提下，提高memory测试效率，同时提高memory的良品率，降低生产成本。

附图说明

图1为本发明一种避免损失良率的memory冗余位测试方法的方法流程图；

图2为本发明一种通过bist逻辑对memory进行部分测试步骤的步骤流程图；

图3为常规测试过程图；

图4为本发明改进后的测试过程；

图5为本发明一种避免损失良率的memory冗余位测试装置的结构框图；

图6为本发明一种部分测试单元的结构框图。

具体实施方式

为阐述本发明的思想及目的，下面将结合附图和具体实施例对本发明做进一步的说明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后等)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。

另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

如无特别说明，本文中的“/”代表含义为“或”。

memory用来存储和读写的大量的二进制数据。按功能上分类，基本可以分为两大类：只读存储器(rom)和随机存取存储器(ram)。rom只能读，不能写；ram既能读又能写。ram具有易失性。断电以后，ram中保存的数据将全部丢失；而rom中的数据则可以长久保存。

bist是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(ate)的依赖程度。

参照图1-4，本发明一实施例提出了一种避免损失良率的memory冗余位测试方法，包括以下步骤：

s10、接收可用测试信号。

s30、根据可用测试信号，对目标memory进行部分测试。

s40、获取测试结果，根据测试结果判断目标memory是否合格。

对于步骤s10，接收可用测试信号，可用测试信号中携带目标memory的物理地址，根据可用测试信号可以直接对可用memory(目标memory)进行测试，准确的了解可用memory的功能是否正常，并且，可用测试信号中不携带冗余memory的物理地址，在实际测试过程中，直接跳过该冗余memory，不对整片的memory不加区分的进行检测，只对用到的memory进行快速的测试，提高了测试效率。

对于步骤s30，可用测试信号中携带目标可用memory的物理地址，根据可用测试信号可以直接对可用memory进行测试，准确的了解可用memory的功能是否正常，并且，可用测试信号中不携带冗余memory的物理地址，在实际测试过程中，直接跳过该冗余memory，不对整片的memory不加区分的进行检测，只对可用memory进行快速的测试，提高了测试效率。在可用memory的功能正常，而冗余memory的功能出现问题的情况下，也会将该整片memory视为良品，而不是像之前一样直接丢弃，提高之后测试良率，降低生产成本。

具体的，步骤s30包括步骤s31：通过bist逻辑对memory进行部分测试。

具体的，bist逻辑为常规的memory缺陷测试的内建自测试算法逻辑，由于这种自测试逻辑不能随意改变内部结构，同时也只需保持原有常规的bist逻辑结构，依然适用于现有的memory，无需根据本发明再建一套新的测试逻辑架构，减少检测成本。实现了既适应bist逻辑进行测试，又不会错检冗余memory部分的目的，可以采用已有的行位部分和列位部分替代冗余电路的行位部分和列位部分。

本申请的电路dft设计，既能适应现有的memorybist测试逻辑的需求，采用实际用到memory的行位部分和列位部分替代全部memory(包含冗余memory的行位部分和列位部分)参与memorybist进行电路实现，避免了因为用不到的冗余memory部分发生缺陷导致良率降低的问题。

参考图2，步骤s31包括以下步骤：

s311、接收可用测试信号中的memory测试地址信息；

s312、根据测试地址对memory进行测试。

对于步骤s311和s312，可用测试信号中携带目标可用memory的物理地址，也就是memory测试地址信息，根据可用测试信号中携带的地址信息可以直接对可用memory进行测试，准确的了解可用memory的功能是否正常。并且，可用测试信号中不携带冗余memory的物理地址，在实际测试过程中，直接跳过该冗余memory，不对整片的memory不加区分的进行检测，只对可用memory进行快速的测试，提高了测试效率。在可用memory的功能正常，而冗余memory的功能出现问题的情况下，也会将该整片memory视为良品，而不是像之前一样直接丢弃，提高之后测试良率，降低生产成本。

具体的，在步骤s30之前还包括步骤s20：筛选出冗余memory，将冗余memory作为非测试目标，并将其余memory作为目标memory。

对于步骤s20，在测试之前，根据memory的整体情况筛选定位出冗余memory，剩下的其他作为可用memory，后续进行重点测试，而冗余memory在测试过程中直接跳过，不进行测试，也不会对测试结果产生影响。

对于步骤s40，在测试完成后，可用memory的测试结果就代表整片memory的测试结果，完全跳过冗余memory，不管冗余memory是否出问题，都不会影响到可用memory的是否正常，因此也不会影响到整片memory的测试结果，有助于节省芯片成本，提高测试工程效率。

本方案通过有选择的只针对memory中目标使用的可用memory进行测试，避开了冗余memory故障对测试结果的干扰，在保证不影响使用的前提下，提高测试效率，同时提高memory的良品率，降低生产成本。

参考图3和4，为本发明一种避免损失良率的memory冗余位测试方法的具体应用：比如电路中有一个参数为132x32的memory,其中bit[31]在功能实现中是冗余无用的，bit[30:0]则是有用的，生产商制造过程中刚好bit[31]出了问题，误丢弃会造成生产成本的上升。

如图3所示，常规方法是用memorybist对整个memory不加区分的进行测试，输入bit[31:0]。而如图4所示，使用本发明的方案是使用bit[30](可用memory)替代bit[31](冗余memory)参与测试，这样就算bit[31]出现生产缺陷也会被跳过，不会产生故障提示，进而避免了误丢弃情况的出现。具体的处理方法是：在bist逻辑中把冗余位bit[31]找到断开，并把这个信号连接到其他任一个bit上，可以是作用在用到的bit[30:0]中的任意一位，比如bit[30]或bit[28]。

参考图5和6，本发明还提出了一种避免损失良率的memory冗余位测试装置，包括：

信号接收单元10，用于接收可用测试信号；

筛选单元20，用于筛选出冗余memory，将冗余memory作为非测试目标，并将其余memory作为目标memory。

部分测试单元30，用于根据可用测试信号，对目标memory进行部分测试；

结果获取单元40，用于获取测试结果，根据测试结果判断目标memory是否合格。

对于信号接收单元10，接收可用测试信号，可用测试信号中携带目标可用memory的物理地址，根据可用测试信号可以直接对可用memory进行测试，准确的了解可用memory的功能是否正常，并且，可用测试信号中不携带冗余memory的物理地址，在实际测试过程中，直接跳过该冗余memory，不对整片的memory不加区分的进行检测，只对用到的memory进行快速的测试，提高了测试效率。

对于筛选单元20，在测试之前，根据memory的整体情况筛选定位出冗余memory，剩下的其他作为可用memory，后续进行重点测试，而冗余memory在测试过程中直接跳过，不进行测试，也不会对测试结果产生影响。

对于部分测试单元30，可用测试信号中携带目标可用memory的物理地址，根据可用测试信号可以直接对可用memory进行测试，准确的了解可用memory的功能是否正常，并且，可用测试信号中不携带冗余memory的物理地址，在实际测试过程中，直接跳过该冗余memory，不对整片的memory不加区分的进行检测，只对可用memory进行快速的测试，提高了测试效率。在可用memory的功能正常，而冗余memory的功能出现问题的情况下，也会将该整片memory视为良品，而不是像之前一样直接丢弃，提高之后测试良率，降低生产成本。

具体的，部分测试单元30还用于通过bist逻辑对memory进行部分测试。

参考图6，部分测试单元30，包括地址接收模块31和测试模块32。

地址接收模块31，用于接收可用测试信号中的memory测试地址信息；

测试模块32，用于根据测试地址对memory进行测试。

具体的，bist逻辑为常规的memory缺陷测试的内建自测试算法逻辑，由于这种自测试逻辑不能随意改变内部结构，同时也只需保持原有常规的bist逻辑结构，依然适用于现有的memory，无需根据本发明再建一套新的测试逻辑架构，减少检测成本。实现了既适应bist逻辑进行测试，又不会错检冗余memory部分的目的，可以采用已有的行位部分和列位部分替代冗余电路的行位部分和列位部分。

本申请的电路dft设计，既能适应现有的memorybist测试逻辑的需求，采用实际用到memory的行位部分和列位部分替代全部memory(包含冗余memory的行位部分和列位部分)参与memorybist进行电路实现，避免了因为用不到的冗余memory部分发生缺陷导致良率降低的问题。

对于地址接收模块31和测试模块32，可用测试信号中携带目标可用memory的物理地址，也就是memory测试地址信息，根据可用测试信号中携带的地址信息可以直接对可用memory进行测试，准确的了解可用memory的功能是否正常。并且，可用测试信号中不携带冗余memory的物理地址，在实际测试过程中，直接跳过该冗余memory，不对整片的memory不加区分的进行检测，只对可用memory进行快速的测试，提高了测试效率。在可用memory的功能正常，而冗余memory的功能出现问题的情况下，也会将该整片memory视为良品，而不是像之前一样直接丢弃，提高之后测试良率，降低生产成本。

对于结果获取单元40，在测试完成后，可用memory的测试结果就代表整片memory的测试结果，完全跳过冗余memory，不管冗余memory是否出问题，都不会影响到可用memory的是否正常，因此也不会影响到整片memory的测试结果，有助于节省芯片成本，提高测试工程效率。

本方案通过有选择的只针对memory中目标使用的可用memory进行测试，避开了冗余memory故障对测试结果的干扰，在保证不影响使用的前提下，提高测试效率，同时提高memory的良品率，降低生产成本。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。