超导量子电路及其制备方法与流程

本发明属于超导量子计算领域，尤其涉及超导量子电路及其制备方法。

背景技术：

高品质因数的谐振腔是超导量子电路中的关键要素之一。共面波导型谐振腔由于其紧凑的结构、灵活而简单的设计、易于与超导量子比特耦合、易于扩展等优势，在超导量子计算和电路量子电动力学研究中得到了广泛的应用。尽管共面波导型谐振腔的内部品质因数不如目前最高水平的三维谐振腔，但通过良好的材料和微加工工艺控制，其单光子水平下的内部品质因数能够达到百万以上的水平，能够满足高水平量子测量的要求。在最近的科学报道中，共面波导谐振腔被用于9个超导量子比特的高保真读出并演示了一维表面编码量子纠错算法，成为超导量子计算技术的一个重大进展，为未来实现真正意义上的量子计算机奠定了技术基础。

目前的超导量子电路中，普遍采用的共面型波导谐振腔是均匀阻抗谐振腔(uniformimpedanceresonator，以下简称uir)，它由一段单端或两端开放的共面波导传输线构成。uir的长度最小需要λ/4，其中λ为谐振频率对应的波长，对于超导量子计算常用的频段(4-8ghz)，uir的最小长度大约在1cm的尺度。这个尺寸是远大于典型的超导量子比特尺寸的。通过适当弯折可以减小uir的面积占用，即使如此，目前的超导量子计算结构中，谐振腔仍然是最占用面积的关键元件之一。随着超导量子计算技术的发展，未来要求越来越多的量子比特集成在一起，因此，量子比特、读出谐振腔、控制线等关键元件的排布将成为一项挑战。减小各个组件的面积占用对多比特集成至关重要。

技术实现要素：

因此，本发明的目的在于克服上述现有技术的缺陷，提供一种超导量子电路，其包括量子比特和耦合至所述量子比特的至少一个阶跃阻抗谐振腔，所述阶跃阻抗谐振腔包括第一传输线和第二传输线，所述第一传输线的特征阻抗不同于所述第二传输线的特征阻抗。

根据本发明的超导量子电路，优选地，所述至少一个阶跃阻抗谐振腔用作读出谐振腔和/或耦合谐振腔和/或存储谐振腔。

根据本发明的超导量子电路，优选地，所述读出谐振腔的一端耦合至所述量子比特，另一端耦合至读出传输线或者带通滤波器。

根据本发明的超导量子电路，优选地，所述读出谐振腔的一端通过一个电容耦合至所述量子比特，另一端通过另一电容耦合至读出传输线或者带通滤波器。

根据本发明的超导量子电路，优选地，所述量子比特还耦合至另一个用作存储谐振腔的阶跃阻抗谐振腔。

根据本发明的超导量子电路，优选地，多个所述量子比特通过用作耦合谐振腔的阶跃阻抗谐振腔彼此耦合。

根据本发明的超导量子电路，优选地，所述第一传输线和所述第二传输线分别由超导薄膜材料制备。

根据本发明的超导量子电路，优选地，所述第一传输线和所述第二传输线设置在低介电损耗的绝缘介质衬底上。

本发明还提供了一种超导量子电路的制备方法，包括：

步骤一：在绝缘介质衬底上制备超导材料导电层；

步骤二：基于所述超导材料导电层制备阶跃阻抗谐振腔，所述阶跃阻抗谐振腔包括第一传输线和第二传输线，所述第一传输线的特征阻抗不同于所述第二传输线的特征阻抗；

步骤三：将所述阶跃阻抗谐振腔与量子比特耦合以制备超导量子电路。

根据本发明的超导量子电路的制备方法，优选地，所述绝缘介质衬底为蓝宝石衬底，以及所述超导材料导电层为铝、铌、氮化铌、氮化钛或铌钛氮薄膜层。

与现有技术相比，本发明将阶跃阻抗谐振腔用于超导量子电路，用作读出谐振腔、耦合谐振腔或存储谐振腔等，大大减小了超导量子电路单元的占用面积，有利地促进了对多比特集成特别是超导量子计算技术的发展。

附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图1为根据本发明实施例的sir的结构示意图；

图2为根据本发明一个实施例的超导量子电路的结构示意图；

图3为图2所示的超导量子电路的等效电路图；以及

图4为根据本发明另一个实施例的超导量子电路的结构示意图。

具体实施方式

为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明的实施例提供一种包括阶跃阻抗谐振腔(steppedimpedanceresonator，以下简称sir)的超导量子电路。阶跃阻抗谐振腔包括制备在绝缘衬底上的两段不同特征阻抗的传输线，参见图1所示的sir的结构示意图，第一传输线的物理长度为l1、电长度为θ1、阻抗为z1，其中心导体(图1中深色部分)的宽度为w1，中心导体对地的间距为g1；第二传输线的物理长度为l2、电长度为θ2、阻抗为z2，其中心导体(图1中深色部分)的宽度为w2，中心导体对地的间距为g2；第一传输线的一端接地，另一端与第二传输线的一端相连，第二传输线的另一端开放。电长度为传输线的物理长度与介质中所传输的电磁波波长之比，即θ＝l·2π/λ。该sir的共振条件如下：

r是第一传输线和第二传输线的阻抗比。当θ1＝θ2时，总的电长度θ达到极小值：

当r<1时，总电长度θ小于π/2，在这种情况下，谐振腔的物理长度可以小于λ/4。sir的另一个特性是其杂散特性优于uir，即高次谐振频率出现在更远的地方(大于nω0，其中n是高次谐波的阶数，ω0是谐振频率)。这一特性在设计滤波器时会有优势。

通过选取适当的r值，可以使得sir的物理长度大幅缩短，从而使得其在器件中占用的面积大幅减小，对提高多量子比特电路的集成度和扩展能力是非常有利的。举例来说，r选取为0.4时，sir的长度相比uir可缩短近30％。在微纳米加工条件允许的情况下，r值还可以进一步减小。

基于上述，在制备超导量子电路过程中，首先根据共面波导谐振腔的具体制备工艺条件，选取阻抗比r＝z1/z2，同时选定线宽参数(g1,w1,g2,w2)。例如，(g1,w1,g2,w2)＝(18,4,10,20)，(l1，l2)＝(1677，1683)，单位均为微米，对应谐振频率约6.9ghz。

然后，根据sir谐振条件以及基片材料对应的等效介电常数，根据前述公式计算出谐振腔的电长度(θ1,θ2)及对应的物理长度(l1,l2)。选取合适的弯折方式对sir进行折叠，以尽量减小谐振腔占用的面积。弯折可以节省谐振腔所占面积，但过度弯折会显著偏离设计参数，导致谐振频率偏移。所谓合适的弯折方式，即在减小谐振腔所占面积的情况下避免这种显著的参数偏移。

根据本发明的一个实施例，提供一种超导量子电路，参见图2，其中，将根据上述实施例所制备的sir与读出传输线或带通滤波器通过电容耦合起来，该读出传输线或带通滤波器的通带及带宽覆盖与其耦合的各sir的共振频率。根据读出速度和读出反作用的综合考虑，针对具体应用，选取耦合q值。然后通过电容耦合将sir与一个超导量子比特耦合起来，其耦合强度根据量子比特与sir的失谐量及sir的耦合q值等参数设定。另外，将sir与读出传输线、量子比特的耦合电容、耦合电感等考虑进来，对sir的共振频率进行修正，例如估算耦合电容、电感带来的电长度修正值，然后修正传输线的物理长度以抵消额外电容带来的额外电长度以修正总的电长度，或者直接采用微波仿真软件。在该超导量子电路中，sir作为超导量子比特的读出谐振腔，具体地，图2的超导量子电路中包含两个量子比特及读出电路，每个量子比特对应一个读出谐振腔sir，两个sir同时耦合到一个读出传输线/带通滤波器上。

图3示出图2的超导量子电路的等效电路图，具体地，图3中虚线框部分对应于图2，结合图2和图3，能够清楚地看出超导量子电路中各部件的耦合连接方式。图2中的sir即图3中的读出谐振腔，图2中的超导量子比特即图3中的qubit1～n。可以看出，在该超导量子电路中，作为读出谐振腔的sir通过电容与超导量子比特耦合。采用sir大大减小了超导量子电路的占用面积。另外，在图3中，量子比特之间通过耦合谐振腔耦合起来，作为数据比特的量子比特还可以进一步耦合至用于存储量子态的存储谐振腔。

下面通过一个具体示例来体现本发明的效果：

sir采用共面波导传输线，具体地，在介电常数∈eff为10.3的单晶al2o3(蓝宝石)衬底材料上生长铝(al)薄膜材料，然后基于al薄膜材料制备第一传输线和第二传输线。

第一传输线设计为w1＝4μm,g1＝10μm，对应特征阻抗为z2＝81ω；第二传输线设计为w2＝20μm,g2＝2μm，对应特征阻抗为z2＝33ω。通过电磁仿真可以进一步得到z1＝81.29ω,z2＝33.81ω，由此得到阻抗比根据最佳谐振条件可得电长度θ＝0.573。假定谐振腔设计频率为f0＝7ghz，根据如下电长度与物理长度的关系：

得到物理长度l＝1635μm。作为对比，相同频率下的常规共面波导谐振腔长度最小为4485μm，也就是说sir的谐振腔长度缩短了27％。

选取适当的弯折半径对谐振腔进行弯折，以减小所占面积。这里我们选取弯折半径r＝30μm，最终得到如图2所示的谐振腔设计。对初步设计完成的谐振腔做电磁仿真，得到仿真的谐振频率并与目标值做对比。一般来说，由于弯折等因素会带来一定的偏差，对腔长度l做微调，得到最终设计结果。

选择谐振腔与读出传输线/带通滤波器(见图3)之间的耦合电容cc及谐振腔与超导量子比特(见图3)之间的耦合电容cg。这一步采用fastcap等软件即可估算出这两个电容，通过调整读出谐振腔与读出传输线/带通滤波器、超导量子比特之间的间距，可以对这两个耦合电容值做微调，以达到设计需求。举例来说，我们设计读出谐振腔与读出传输线/带通滤波器的间距为10μm，对应耦合电容cc＝4.7ff。

根据本发明的一个实施例，sir谐振腔可以与更多的量子比特耦合，也可以与其他谐振腔耦合。例如，除了用作读出谐振腔，sir还可以用作耦合谐振腔参与到超导量子电路中，参见图4所示的根据本发明的另一个实施例的超导量子电路，其中，位于中心的sir同时与四个量子比特耦合，可用于较为复杂的量子态纠缠操控。例如，图3中所示的存储谐振腔和耦合谐振腔都可以采用阶跃阻抗谐振腔。

根据本发明的其他实施例，sir采用本领域公知的低介电损耗的绝缘介质衬底，例如本征硅衬底。所谓低介电损耗，是指介质的正切损耗值远小于器件所要求的内部品质因数的倒数，举例来说，若谐振腔内部品质因数要求高于1×10⁺⁴，则介质正切损耗应远小于1×10^-4。

根据本发明的其他实施例，第一和第二传输线采用本领域公知的超导材料，特别是超导薄膜材料，例如铌(nb)、氮化铌(nbn)、氮化钛(tin)、铌钛氮(nbtin)等。

在本发明中，将阶跃阻抗谐振腔用于超导量子电路，用作读出谐振腔、耦合谐振腔或存储谐振腔等，大大减小了超导量子电路单元的占用面积，有利地促进了对多比特集成特别是超导量子计算技术的发展。

虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。