技术特征：
技术总结
本发明涉及一种NAND Flash PHY，主要作用于Flash的DDR模式，能够显著提高Flash的接口频率。一种NAND Flash PHY，DQ通过DELAY_DQ送至IDDR GRP；DQS通过DELAY_DQS0送至IDDR GRP；使得DQ在经过DELAY_DQ、DQS经过DELAY_DQS0后产生DQS相对于DQ的90°相位延时；IDDR GRP通过DQS捕获到正确的DQ过后，将DQ及生成的wdata送入到ASYNC FIFO中；另一方面，DELAY_DQS0后还设有二级延时单元DELAY_DQS1，经DELAY_DQS1二次延时后送至ASYNC FIFO作为ASYNC FIFO的wrclk；其中，DELAY_DQS0经DELAY_DQS0为DQS_90°，DELAY_DQS1为DQS_（invert（180°）+180°）。本发明解决了ASIC和FPGA上NAND Flash PHY不能通用的问题；2.解决了FPGA上PHY的性能较低的问题，该PHY能够达到较快的运行频率。
技术研发人员：马勇;陈帮红;何觉;杨波;吴楚怀;唐先芝;谷卫青
受保护的技术使用者：尧云科技（西安）有限公司
技术研发日：2019.07.25
技术公布日：2019.11.01