控制器、存储器系统及其操作方法与流程

各种实施方式总体上涉及半导体装置，更具体地，涉及控制器、存储器系统及其操作方法。

背景技术：

近年来，计算机环境的范例已变为普适计算，这使得能够随时随地使用计算机系统。结果，诸如移动电话、数码相机和膝上型计算机之类的便携式电子设备的使用一直在迅速增长。通常，便携式电子设备使用采用存储器装置的存储器系统。存储器系统可以用于存储便携式电子设备中所使用的数据。

使用存储器装置的存储器系统没有机械驱动单元，并且表现出良好的稳定性和耐久性、快的信息访问速度以及低功耗。这样的存储器系统可以包括通用串行总线(usb)存储器装置、具有各种接口的存储卡、通用闪存(ufs)装置、固态驱动器(ssd)等。

技术实现要素：

在本公开的实施方式中，一种存储器系统可以包括：一种存储器系统，该存储器系统包括：存储器装置，该存储器装置包括多个数据储存区；以及控制器，该控制器被配置为控制所述存储器装置。所述控制器可以包括：储存区分配模块，该储存区分配模块被配置为在所述多个数据储存区当中分配要在其中存储被配置为n(其中，n为2或更大的自然数)条子数据的写入数据的至少一个数据储存区；数据储存可靠性确定模块，该数据储存可靠性确定模块被配置为基于所述存储器装置的工艺信息，确定所分配的数据储存区的数据储存可靠性；奇偶校验管理模块，该奇偶校验管理模块被配置为通过基于所述数据储存可靠性来改变子数据的条数m(其中，m是大于2且小于n的自然数)，针对所述n条子数据当中每m条子数据的写入数据生成奇偶校验部分；以及控制信号生成模块，该控制信号生成模块被配置为生成控制信号，该控制信号用于控制所述存储器装置，以将所述写入数据和所生成的至少一个奇偶校验部分存储在所分配的数据储存区中。

在本公开的实施方式中，一种存储器系统的操作方法，该存储器系统包括配置为包括多个数据储存区的存储器装置和配置为控制所述存储器装置的操作的控制器，该方法可以包括以下步骤：所述控制器在所述多个数据储存区当中分配要在其中存储被配置为n(其中，n为2或更大的自然数)条子数据的写入数据的至少一个数据储存区；所述控制器基于所述存储器装置的工艺信息来确定所分配的数据储存区的数据储存可靠性；所述控制器通过基于所述数据储存可靠性改变子数据的条数m(其中，m是大于2且小于n的自然数)，针对所述n条子数据当中每m条子数据的写入数据生成奇偶校验部分；以及所述存储器装置将所述写入数据和所生成的至少一个奇偶校验部分存储在所分配的数据储存区中。

在本公开的实施方式中，一种存储器系统可以包括：存储器装置，该存储器装置包括多个数据储存区；以及控制器，该控制器被配置为控制所述存储器装置。所述控制器可以包括：数据储存可靠性确定模块，该数据储存可靠性确定模块被配置为基于所述存储器装置的工艺信息，确定所述多个数据储存区当中的至少一个数据储存区的数据储存可靠性；储存区分配模块，该储存区分配模块被配置为基于所述数据储存可靠性来分配要在其中存储被配置为n(其中，n为2或更大的自然数)条子数据的写入数据的数据储存区；奇偶校验管理模块，该奇偶校验管理模块被配置为通过基于所述数据储存可靠性改变子数据的条数m(其中，m是大于2且小于n的自然数)，针对所述n条子数据中每m条子数据的写入数据生成奇偶校验部分；以及控制信号生成模块，该控制信号生成模块被配置为生成控制信号，该控制信号用于控制所述存储器装置的操作，以将所述写入数据和所生成的至少一个奇偶校验部分存储在所分配的数据储存区中。

在本公开的实施方式中，一种存储器系统的操作方法，该存储器系统包括包含多个数据存储区的存储器装置和被配置为控制所述存储器装置的操作的控制器。该方法可以包括以下步骤：所述控制器基于从所述存储器装置接收到的工艺信息，确定所述多个数据储存区当中的至少一个数据储存区的数据储存可靠性；所述控制器基于所述数据储存可靠性来分配要在其中存储被配置为n(其中，n为2或更大的自然数)条子数据的写入数据的数据储存区；所述控制器通过基于所述数据储存可靠性改变子数据的条数m(其中，m是大于2且小于n的自然数)，针对所述n条子数据中每m条子数据的写入数据生成奇偶校验部分；所述控制器控制所述存储器装置，以将所述写入数据和所生成的至少一个奇偶校验部分存储在所分配的数据储存区中；以及所述存储器装置根据所述控制器的控制，将所述写入数据和所生成的至少一个奇偶校验部分存储在所分配的数据储存区中。

附图说明

从以下结合附图的详细描述中，将更清楚地理解本公开的主题的上述及其它方面、特征和优点，在附图中：

图1是例示了根据本公开的一个实施方式的存储器系统的配置的图；

图2是例示了图1的存储器的配置的图；

图3是例示了根据本公开的一个实施方式的存储器装置中所包括的数据储存区的图；

图4是例示了根据本公开的一个实施方式的闪存转换层(ftl)的框图；

图5是例示了根据本公开的一个实施方式的存储器系统的操作方法的流程图；

图6是例示了根据本公开的一个实施方式的存储器系统的操作方法的流程图；

图7是例示了根据本公开的一个实施方式的存储器系统的操作方法的流程图；

图8a、图8b和图8c是例示了根据本公开的一个实施方式的生成奇偶校验部分的示例的图；

图9是例示了根据本公开的一个实施方式的包括固态驱动器(ssd)的数据处理系统的框图；

图10是例示了图9中的控制器的配置的框图；

图11是例示了根据本公开的一个实施方式的包括存储器系统的数据处理系统的图；

图12是例示了根据本公开的一个实施方式的包括存储器系统的数据处理系统的图；

图13是例示了根据本公开的一个实施方式的包括存储器系统的网络系统的图；以及

图14是例示了根据本公开的一个实施方式的存储器系统中所包括的存储器装置的配置的框图。

具体实施方式

参照附图更详细地描述本教导的各种实施方式。附图是各种实施方式(和中间结构)的示意图。如此，由于例如制造技术和/或公差而导致的例示的配置和形状的变型是可以预期的。因此，所描述的实施方式不应被解释为限于本文所例示的特定构造和形状，而是可以包括构造和形状的不偏离所附权利要求中所限定的本教导的精神和范围内的偏差。

本文中参照理想实施方式的截面示例和/或平面示例描述了本教导。然而，本教导的所描述和/或所示出的实施方式不应被解释为限制本教导。尽管示出并描述了本教导的一些实施方式，但是本领域普通技术人员将理解，在不脱离本教导的原理和精神的情况下可以对这些实施方式进行变型。

提供了能够基于数据储存区的可靠性来提高存储器系统的性能的技术的实施方式。根据本公开的实施方式，能够基于数据储存区的可靠性来提高存储器系统的性能。下面描述这些和其它特征、方面和实施方式。

图1例示出了根据一个实施方式的存储器系统10的配置。

参照图1，存储器系统10可以存储要由诸如移动电话、mp3播放器、膝上型计算机、台式计算机、游戏机、电视机(tv)、车载信息娱乐系统等的主机20存取的数据。

根据联接到主机20的接口协议，存储器系统10可以被制造为各种类型的储存装置中的任何一种。例如，存储器系统10可以由诸如以下各种类型的储存装置中的任何一种来配置：固态驱动器(ssd)；mmc、emmc、rs-mmc和微-mmc形式的多媒体卡；sd、mini-sd和micro-sd形式的安全数字卡；通用串行总线(usb)储存装置；通用闪存(ufs)装置；个人计算机存储卡国际协会(pcmcia)卡型储存装置；外围组件互连(pci)卡型储存装置；pci-快速(pci-e)卡型储存装置；闪存(cf)卡；智能媒体卡；记忆棒；等等。

存储器系统10可以被制造为各种类型的封装中的任何一种。例如，存储器系统10可以制造为诸如层叠式封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和晶圆级层叠封装(wsp)之类的各种类型封装中的任何一种。

存储器系统10可以包括存储器装置100和控制器200。

存储器装置100可以作为存储器系统10的储存介质操作。存储器装置100可以是易失性存储器装置或非易失性存储器装置。存储器装置100可以根据存储器单元包括各种类型存储器装置中的任何一种，诸如nand闪存装置、nor闪存装置、使用铁电电容器的铁电随机存取存储器(fram)、使用隧穿磁阻(tmr)层的磁随机存取存储器(mram)、使用硫族化物合金的相变随机存取存储器(pram)和使用过渡金属化合物的电阻随机存取存储器(reram)。

尽管为了清楚起见，图1具体例示了存储器系统10包括一个存储器装置100，但是存储器系统10可以包括多个存储器装置，并且本公开可以等同地应用于包括多个存储器装置的存储器系统10。

稍后将参照图14详细描述的存储器装置100可以包括存储器单元阵列110，该存储器单元阵列110包括布置在多条字线wl1至wlm和多条位线bl1至bln彼此交叉的区域中的多个存储器单元mc。存储器单元阵列110可以包括多个存储器块，并且多个存储器块中的每一个可以包括多个页。

例如，存储器单元阵列110中的每个存储器单元可以是其中存储单比特数据(例如，1比特数据)的单级单元(slc)，或者其中存储两个或更多个比特数据的多级单元(mlc)。mlc可以存储2比特数据、3比特数据、4比特数据等。更具体地，存储有2比特数据的存储器单元是mlc，存储有3比特数据的存储器单元是三级单元(tlc)，存储有4比特数据的存储器单元是四级单元(qlc)。然而，为清楚起见，可以将存储有2比特数据至4比特数据的存储器单元统称为mlc。

存储器单元阵列110可以包括至少一个或更多个slc和mlc。存储器单元阵列110可以包括以二维(2d)水平结构或3d垂直结构布置的存储器单元。

控制器200可以通过驱动加载到存储器230中的固件或软件来控制存储器系统10的整体操作。控制器200可以解码并驱动诸如固件或软件之类的代码型指令或算法。控制器200可以用硬件或者硬件和软件的组合来实现。

控制器200可以包括主机接口210、处理器220、存储器230和存储器接口240。尽管图1中未示出，但是控制器200还可以包括纠错码(ecc)引擎(engine)，该ecc引擎通过对从主机20提供的写入数据进行ecc编码来生成奇偶校验部分，并且使用奇偶校验部分对从存储器装置100读出的读取数据进行ecc解码。主机接口210可以根据主机20的协议来执行主机20和存储器系统10之间的接口连接。例如，主机接口210可以通过如下协议当中的任意一种协议与主机20通信：usb协议、ufs协议、mmc协议、并行高级技术附件(pata)协议、串行高级技术附件(sata)协议、小型计算机系统接口(scsi)协议、串行连接scsi(sas)协议、pci协议和pci-e协议。

处理器220可以被配置为微控制单元(mcu)和中央处理单元(cpu)。处理器220可以处理从主机20发送的请求。为了处理从主机20发送的请求，处理器220可以驱动加载到存储器230中的代码型指令或算法(例如，固件)并控制诸如主机接口210、存储器230和存储器接口240的内部功能块以及存储器装置100。

处理器220可以基于从主机20发送的请求来生成用于控制存储器装置100的操作的控制信号，并且可以通过存储器接口240将所生成的控制信号提供给存储器装置100。

存储器230可以被配置为诸如动态随机存取存储器(dram)或静态随机存取存储器(sram)之类的随机存取存储器。存储器230可以存储通过处理器220驱动的固件。存储器230还可以存储用于驱动固件所需的数据(例如，元数据)。例如，存储器230可以作为处理器220的工作存储器来操作。

存储器230可以被配置为包括数据缓冲器，该数据缓冲器被配置为临时存储要从主机20发送给存储器装置100的写入数据或者要从存储器装置100发送给主机20的读取数据。例如，存储器230可以作为处理器220的缓冲存储器来操作。

存储器接口240可以根据处理器220的控制来控制存储器装置100。存储器接口240可以指代存储器控制器。存储器接口240可以向存储器装置100提供控制信号。控制信号可以包括用于控制存储器装置100的命令、地址和操作控制信号等。存储器接口240可以将数据缓冲器中所存储的数据提供给存储器装置100，或者将从存储器装置100发送的数据存储在数据缓冲器中。

图2是例示了图1的存储器230的配置的图。

参照图2，存储器230可以包括其中要存储闪存转换层ftl的第一区域r1、用作用于使与主机20提供的请求相对应的命令排队的命令队列cmdq的第二区域r2、等等。除了图2所示的区域r1和r2之外，存储器230还可以包括用于各种目的的区域，诸如用作临时存储写入数据的写入数据缓冲器的区域、用作临时存储读取数据的读取数据缓冲器的区域以及用作高速缓存映射数据的映射高速缓冲器的区域等。

存储器230可以包括其中存储系统数据、元数据等的区域(未示出)。图1所示的工作负荷模式信息wlpi可以存储在存储器230中的其中存储系统数据、元数据等的区域中。

当存储器装置100被配置为闪存装置时，处理器220可以控制存储器装置100的固有操作并驱动称为闪存转换层ftl的软件，以提供与主机20的装置兼容性。主机20可以通过闪存转换层ftl的驱动，将存储器系统10识别并用作诸如硬盘之类的通用储存装置。

存储在存储器230的第一区域r1中的闪存转换层ftl可以包括被配置为执行各种功能的模块以及用于驱动模块的元数据。闪存转换层ftl可以存储在存储器装置100的系统区域(未示出)中，并且当存储器系统10上电时，闪存转换层ftl可以从存储器装置100的系统区域中被读出，并且被加载到存储器230的第一区域r1。

图3是例示了根据一个实施方式的存储器装置中所包括的数据储存区的图。

参照图3，存储器装置100可以包括多个晶片(die_0和die_1)310a和310b，所述多个晶片310a和310b共享联接到控制器200的通道ch。晶片310a和310b中的每一个可以包括共享联接到通道ch的路径311的多个平面312a和312b，并且平面312a和312b中的每一个可以包括多个页page_0、page_1、page_2、……。这里，页可以是指用于写入或读取数据的最小储存单元。此外，被统一执行擦除操作的多个页单元可以称为块，并且被一体管理的多个块单元可以称为超级块。晶片可以称为存储器芯片。

图4是例示了根据一个实施方式的闪存转换层(ftl)400的框图。

参照图4，闪存转换层400可以包括储存区分配模块410、数据储存可靠性确定模块420、奇偶校验管理模块430和控制信号生成模块440。

储存区分配模块410可以在存储器装置100中所包括的多个数据储存区当中分配其中存储写入数据的数据储存区。

在实施方式中，写入数据可以被配置为多条子数据，例如，n(其中，n是2或更大的自然数)条子数据。

在实施方式中，储存区分配模块410可以将存储器装置100中所包括的多个数据储存区当中的其中没有存储数据的数据储存区分配为要存储写入数据的数据储存区。例如，储存区分配模块410可以在存储器装置100的可用开放块当中分配要存储写入数据的块。

储存区分配模块410可以基于数据储存可靠性来分配要在其中存储写入数据的数据储存区。

在实施方式中，储存区分配模块410可以优先分配多个可用数据储存区当中的具有高数据储存可靠性的数据储存区。

在实施方式中，储存区分配模块410可以基于数据属性来分配数据储存区。例如，储存区分配模块410可以针对高得分写入数据(例如，系统数据等)分配具有高数据储存可靠性的数据储存区。储存区分配模块410可以针对低得分写入数据(例如，用户数据等)分配具有相对低的数据储存可靠性的数据储存区。

数据储存可靠性确定模块420可以确定数据储存区的数据储存可靠性。例如，数据储存可靠性确定模块420可以基于存储器装置100的工艺信息来确定存储器装置100中所包括的数据储存区的数据储存可靠性。

这里，数据储存可靠性可以是指在将数据存储在数据储存区中，保持数据储存区中所存储的数据，以及读取从数据储存区读取的数据等的过程中不发生数据丢失的程度。

在实施方式中，数据储存可靠性可以根据一个或更多个标准来确定，或者可以在数据储存区之间相对地确定。

工艺信息可以是指在存储器装置100的制造工艺中所获得的信息当中的可能影响数据储存可靠性的任何信息。

在实施方式中，工艺信息可以是指存储器芯片在晶圆上的位置信息。例如，当存储器芯片、平面等的数据储存区在存储器装置100的制造工艺中使用的晶圆上的位置远离晶圆的中心时，数据储存可靠性确定模块420可以将数据储存区的数据储存可靠性确定为低。这是因为晶圆边缘处的故障率通常高。在另一示例中，当存储器芯片、平面等的数据储存区在存储器装置100的制造工艺中使用的晶圆上的位置对应于相应工艺中具有高故障率的区域时，数据储存可靠性确定模块420可以将数据储存区的数据储存可靠性确定为低。这是因为在用于制造存储器装置100的每个处理设备中都可能存在故障率高的特定区域。因此，数据储存可靠性确定模块420可以将晶圆上的故障率高的区域中所存在的数据储存区的数据储存可靠性确定为低。

在实施方式中，工艺信息可以是指平面、超级块、块等中的数据储存区在存储器芯片上的位置信息。例如，当平面等的数据储存区位于存储器芯片的边缘附近时，数据储存可靠性确定模块420可以将数据储存区的数据储存可靠性确定为低。通常，这是因为位于存储器芯片边缘处的数据储存区的故障率通常高。

在实施方式中，工艺信息可以是指联接到页的字线的信息。例如，当在一个块中包括多个页并且字线联接到多个页中的每个页时，数据储存可靠性确定模块420可以根据页的字线的信息将数据储存区的数据储存可靠性确定为彼此不同。字线的信息可以指示字线各自位于块的上部、中部和下部中的任何一个中。例如，当块的上字线的故障率高时，数据储存可靠性确定模块420可以将联接到上字线的页的数据储存可靠性确定为低。

在实施方式中，工艺信息可以存储在存储器装置100中。例如，工艺信息在存储器装置的制造阶段或使用阶段可以存储在存储器装置中。当必须确定数据储存可靠性时，数据储存可靠性确定模块420可以从存储器装置接收存储器装置中所存储的工艺信息。数据储存可靠性确定模块可以使用从存储器装置接收的工艺信息来确定数据储存区的数据储存可靠性。

在实施方式中，数据储存可靠性确定模块420可以预先确定数据储存区的数据储存可靠性，或者可以在需要存储数据时(例如，当从主机20接收到命令时)，确定数据储存区的数据储存可靠性。此外，数据储存可靠性确定模块420还可以执行确定具有背景或前景的数据储存区的数据储存可靠性的操作。

在实施方式中，数据储存可靠性确定模块420可以确定被分配为其中要存储写入数据的数据储存区的数据储存区的数据储存可靠性。

数据储存可靠性确定模块420可以基于对存储器装置100中所包括的多个数据储存区执行测试(例如，数据写入测试、数据读取测试等)的结果来确定数据储存可靠性。

数据储存可靠性确定模块420可以根据存储器系统10的使用，基于数据储存区的损耗均衡信息来确定数据储存可靠性。例如，数据储存可靠性确定模块420可以将经过大量数据写入和擦除操作的数据存储区的数据储存可靠性确定为低。

奇偶校验管理模块430可以基于数据储存可靠性来生成和管理用于写入数据的至少一个奇偶校验部分。

当写入数据被配置为n(其中，n是2或更大的自然数)条子数据时，奇偶校验管理模块430可以针对n条子数据当中每m(其中，m是大于2且小于n的自然数)条子数据生成一个奇偶校验部分。

在实施方式中，奇偶校验管理模块430可以根据数据储存可靠性来改变用于生成奇偶校验部分的子数据的条数m。例如，奇偶校验管理模块430可以在数据储存可靠性高时将子数据的条数m改变为减小，并且可以在数据储存可靠性低时将子数据的条数m改变为增大。

在实施方式中，奇偶校验管理模块430可以通过对m条子数据执行异或(xor)运算来生成奇偶校验部分。

在实施方式中，奇偶校验管理模块430可以在存储器装置100中所包括的多个数据储存区当中确定要在其中存储奇偶校验部分的数据储存区。例如，奇偶校验管理模块430可以确定数据储存区，使得奇偶校验部分存储在与要存储写入数据的块相同的块中。

在实施方式中，当所分配的数据储存区的数据储存可靠性高时，奇偶校验管理模块430可以不生成奇偶校验部分。

控制信号生成模块440可以生成用于控制存储器装置100的控制信号。例如，控制信号生成模块440可以生成用于控制存储器装置100的操作以将写入数据存储在所分配的数据储存区中的信号，并将所生成的信号发送给存储器装置100。因此，存储器装置100可以在所分配的数据储存区中存储写入数据、奇偶校验部分等。

闪存转换层ftl中所包括的允许执行存储器系统10的操作的固件根据功能方面来划分和描述。但是，实施方式不限于诸如固件的软件，并且闪存转换层(ftl)可以由诸如电路等的单独硬件组件来配置。

图5是例示出了根据一个实施方式的存储器系统的操作方法的图。

在图5中示出并在下面描述的操作方法涉及图1所示的存储器系统10的操作示例。因此，对于图1至图4的详细描述可以应用于图5所示的方法。

参照图5，在操作s510中，可以分配数据储存区。例如，存储器系统10可以在存储器装置100中所包括的多个数据储存区当中分配其中要存储写入数据的数据储存区。

在操作s520中，可以确定数据储存可靠性。例如，存储器系统10可以基于存储器装置100的工艺信息来确定所分配的数据储存区的数据储存可靠性。

在操作s530中，可以生成写入数据的奇偶校验部分。例如，存储器系统10可以基于所分配的数据储存区的数据储存可靠性来生成写入数据的奇偶校验部分。

在操作s540中，可以存储写入数据。例如，存储器系统10可以将写入数据存储在所分配的数据储存区中。此外，存储器系统10可以将奇偶校验部分存储在其中存储有写入数据的数据储存区中。

图6是例示了根据一个实施方式的存储器系统的操作方法的图。

在图6中示出并在下面描述的操作方法涉及图1所示的存储器系统10的操作示例，并且因此，对于图1至图5的详细描述可以应用于图6所示的方法。

参照图6，在操作s610中，可以确定数据储存可靠性。例如，存储器系统10可以基于存储器装置100的工艺信息来确定存储器装置100中所包括的多个数据储存区的数据储存可靠性。

在操作s620中，可以分配要在其中存储写入数据的数据储存区。例如，存储器系统10可以根据数据的属性来分配具有彼此不同的数据储存可靠性的数据储存区。

在实施方式中，当写入数据是高得分数据(例如，系统数据等)时，存储器系统10可以分配具有高数据储存可靠性的数据储存区，作为要存储写入数据的数据储存区。

在实施方式中，当写入数据是低得分数据(例如，用户数据等)时，存储器系统10可以分配具有相对低的数据储存可靠性的数据储存区，作为要存储写入数据的数据储存区。

在操作s630中，可以生成写入数据的奇偶校验部分。例如，存储器系统10可以基于所分配的数据储存区的数据储存可靠性来生成写入数据的奇偶校验部分。

在操作s640中，可以存储写入数据。例如，存储器系统10可以将写入数据存储在所分配的数据储存区中。此外，存储器系统10可以将奇偶校验部分存储在其中存储有写入数据的数据储存区中。

图7是例示了根据一个实施方式的存储器系统的操作方法的图。

在图7中示出并在下面描述的操作方法涉及图1所示的存储器系统10的操作示例，并且因此，对于图1至图6的详细描述可以应用于图7所示的方法。

参照图7，在操作s710中，存储器系统10可以确定所分配的数据储存区的数据储存可靠性是高还是低。例如，存储器系统10可以基于存储器装置100的工艺信息来确定所分配的数据储存区的数据储存可靠性是高还是低。

在操作s720中，纠错能力可以被确定为低。例如，作为操作s710中的确定结果，当所分配的数据储存区的数据储存可靠性高时，存储器系统10可以将用于生成写入数据的奇偶校验部分的、写入数据组中所包括的写入数据的条数确定为增加。

在操作s730中，纠错能力可以被确定为高。例如，作为操作s710的确定结果，当所分配的数据储存区的数据储存可靠性低时，存储器系统10可以将用于生成写入数据的奇偶校验部分的、写入数据组中所包括的写入数据的条数确定为减小。

在操作s740中，可以生成写入数据的奇偶校验部分。例如，存储器系统10可以通过对包括所确定条数的写入数据的写入数据组中所包括的写入数据执行xor运算来生成奇偶校验部分。

图8a至图8c是例示根据一个实施方式的生成奇偶校验部分的图。图8a至图8c例示了各条子数据(例如，data0、data1、data3、…)和奇偶校验部分(parity)。例如，子数据表示离散为有限条数的写入数据。写入数据被离散成(即，配置为)的子数据的条数可以通过一个或更多个存储器装置中的存储器位置或通过存储器大小来限定。例如，奇偶校验部分表示与子数据的条数(即，数量n)相关联的基于大小或位置的存储器的离散部分。

参照图8a、图8b和图8c，例示了根据数据储存区的数据储存可靠性生成奇偶校验部分的示例。下面基于图8a、图8b和图8c中所示的数据储存区的数据储存可靠性按照图8a<图8b<图8c的顺序增加的假设来描述奇偶校验生成示例。

在图8a中，存储器系统10可以每4条子数据生成一个奇偶校验部分。例如，存储器系统10可以通过对子数据0data0至子数据3data3执行xor运算来生成第一奇偶校验部分。在图8a的示例中，因为每4条子数据生成一个奇偶校验部分，所以当4条子数据中的任何一条发生错误时，可以基于其余三条子数据和奇偶校验部分来恢复发生错误的数据，并且因此，可以提高纠错能力。然而，因为每4条子数据生成并存储一个奇偶校验部分，所以存储器系统10的性能会下降。

在图8b中，存储器系统10可以每9条子数据生成一个奇偶校验部分。例如，存储器系统10可以通过对子数据0data0至子数据8data8执行xor运算来生成第一奇偶校验部分。在图8b所示的示例中，因为每9条子数据生成一个奇偶校验部分，所以与图8a的示例相比，纠错能力可以相对降低，但是存储器系统10的性能与图8a的示例相比可以下降得较少。

在图8c中，存储器系统10可以每19条子数据生成一个奇偶校验部分。例如，存储器系统10可以通过对子数据0data0至子数据18data18执行xor运算来生成第一奇偶校验部分。在图8c所示的示例中，因为每19条子数据生成一个奇偶校验部分，所以与图8b的示例相比，纠错能力可以相对降低，但是存储器系统10的性能与图8b的示例相比可以下降得较少。

图9是例示了根据一个实施方式的包括固态驱动器(ssd)2200的数据处理系统2000的框图。参照图9，数据处理系统2000可以包括主机2100和固态驱动器(ssd)2200。

ssd2200可以包括控制器2210、缓冲存储器装置2220、存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。

控制器2210可以控制ssd2200的整体操作。

缓冲存储器装置2220可以临时存储要存储在存储器装置2231至223n中的数据。此外，缓冲存储器装置2220可以临时存储从存储器装置2231至223n读出的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制而被发送给主机2100或存储器装置2231至223n。

存储器装置2231至223n可以用作ssd2200的储存介质。存储器装置2231至223n可以分别通过多个通道ch1至chn与控制器2210联接。一个或更多个存储器装置可以联接到一个通道。联接到一个通道的存储器装置可以联接到相同的信号总线和数据总线。

电源2240可以将通过电源连接器2260输入的电力pwr提供给ssd2200内部。电源2240可以包括辅助电源2241。辅助电源2241可以在突然断电(spo)时提供电力以允许ssd2200正常终止。辅助电源2241可以包括能够充入电力pwr的大容量电容器。

控制器2210可以通过信号连接器2250与主机2100交换信号sgl。信号sgl可以包括命令、地址、数据等。根据主机2100和ssd2200之间的接口方案，信号连接器2250可以由各种类型的连接器配置。

图10是例示了图9所示的控制器2210的框图。参照图10，控制器2210可以包括主机接口单元2211、控制单元2212、随机存取存储器(ram)2213、纠错码(ecc)单元2214和存储器接口单元2215。

主机接口单元2211可以根据主机2100的协议提供主机2100和ssd2200之间的接口连接。例如，主机接口单元2211可以通过sd、usb、mmc、嵌入式mmc(emmc)、pcmcia、pata、sata、scsi、sas、pci、pci-e和ufs协议中的任何一种与主机2100通信。另外，主机接口单元2211可以执行支持主机2100将ssd2200识别为通用存储器系统(例如，硬盘驱动器(hdd))的磁盘仿真功能。

控制单元2212可以分析并处理从主机2100输入的信号sgl。控制单元2212可以根据用于驱动ssd2200的固件或软件来控制内部功能块的操作。ram2213可以用作用于驱动此类固件或软件的工作存储器。

ecc单元2214可以生成要发送给存储器装置2231至223n的数据的奇偶校验数据。可以将所生成的奇偶校验数据与该数据一起存储在存储器装置2231至223n中。ecc单元2214可以基于奇偶校验数据来检测从存储器装置2231至223n读出的数据的错误。当检测到的错误在可校正范围内时，ecc单元2214可以校正检测到的错误。

存储器接口单元2215可以根据控制单元2212的控制将诸如命令和地址之类的控制信号提供给存储器装置2231至223n。存储器接口单元2215可以根据控制单元2212的控制与存储器装置2231至223n交换数据。例如，存储器接口单元2215可以将缓冲存储器装置2220中所存储的数据提供给存储器装置2231至223n，或者将从存储器装置2231至223n读出的数据提供给缓冲存储器装置2220。

图11是例示了根据一个实施方式的包括存储器系统3200的数据处理系统3000的图。参照图11，数据处理系统3000可以包括主机3100和存储器系统3200。

主机3100可以以诸如印刷电路板之类的板的形式配置。尽管图11中未示出，但是主机3100可以包括用于执行主机的功能的内部功能块。

主机3100可以包括诸如插座、插槽或连接器之类的连接端子3110。存储器系统3200可以安装在连接端子3110上。

存储器系统3200可以以诸如印刷电路板的板的形式配置。存储器系统3200可以是指存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、存储器装置3231和3232、电源管理集成电路(pmic)3240以及连接端子3250。

控制器3210可以控制存储器系统3200的整体操作。控制器3210可以以与图10所示的控制器2210相同的方式配置。

缓冲存储器装置3220可以临时存储要存储在存储器装置3231和3232中的数据。此外，缓冲存储器装置3220可以临时存储从存储器装置3231和3232中读出的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制而被发送给主机3100或存储器装置3231和3232。

存储器装置3231和3232可以用作存储器系统3200的储存介质。

pmic3240可以将通过连接端子3250输入的电力提供给存储器系统3200内部。pmic3240可以根据控制器3210的控制来管理存储器系统3200的电力。

连接端子3250可以联接到主机3100的连接端子3110。通过连接端子3250，可以在主机3100和存储器系统3200之间传送诸如命令、地址、数据等的信号以及电力。连接端子3250可以依据主机3100和存储器系统3200之间的接口方案以各种类型来配置。连接端子3250可以被设置在存储器系统3200的任何一侧。

图12是例示了根据一个实施方式的包括存储器系统4200的数据处理系统4000的框图。参照图12，数据处理系统4000可以包括主机4100和存储器系统4200。

主机4100可以以诸如印刷电路板之类的板的形式配置。尽管图12中未示出，但是主机4100可以包括用于执行主机的功能的内部功能块。

可以以表面安装型封装的形式配置存储器系统4200。存储器系统4200可以通过焊球4250安装在主机4100上。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和存储器装置4230。

控制器4210可以控制存储器系统4200的整体操作。控制器4210可以以与图10所示的控制器2210相同的方式配置。

缓冲存储器装置4220可以临时存储要存储在存储器装置4230中的数据。此外，缓冲存储器装置4220可以临时存储从存储器装置4230读出的数据。临时存储在缓冲存储器装置4220中的数据可以根据控制器4210的控制发送给主机4100或存储器装置4230。

存储器装置4230可以用作存储器系统4200的储存介质。

图13是例示了根据一个实施方式的包括存储器系统5200的网络系统5000的示例的代表的图。参照图13，网络系统5000可以包括通过网络5500彼此联接的服务器系统5300和多个客户端系统5410、5420和5430。

服务器系统5300可以响应于来自多个客户端系统5410至5430的请求而服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可以向多个客户端系统5410至5430提供数据。

服务器系统5300可以包括主机5100和存储器系统5200。存储器系统5200可以由图1中所示的存储器系统10、图9中所示的存储器系统2200、图11中所示的存储器系统3200或者图12中所示的存储器系统4200来配置。

图14是例示了根据一个实施方式的存储器系统10中所包括的存储器装置100的框图。参照图14，存储器装置100可以包括存储器单元阵列110、行解码器120、数据读/写块130、列解码器140、电压发生器150和控制逻辑160。

存储器单元阵列110可以包括布置在字线wl1至wlm和位线bl1至bln彼此交叉的区域中的存储器单元mc。

行解码器120可以通过字线wl1至wlm与存储器单元阵列110联接。行解码器120可以根据控制逻辑160的控制来操作。行解码器120可以对从外部装置(未示出)提供的地址进行解码。行解码器120可以基于解码结果选择并驱动字线wl1至wlm。例如，行解码器120可以将从电压发生器150提供的字线电压提供给字线wl1至wlm。

数据读/写块130可以通过位线bl1至bln与存储器单元阵列110联接。数据读/写块130可以包括与位线bl1到bln相对应的读/写电路rw1到rwn。数据读/写块130可以根据控制逻辑160的控制来操作。数据读/写块130可以根据操作模式作为写入驱动器或读出放大器来操作。例如，数据读/写块130可以在写入操作中作为将从外部装置提供的数据存储在存储器单元阵列110中的写入驱动器操作。在另一示例中，数据读/写块130可以在读取操作中作为从存储器单元阵列110读出数据的读出放大器操作。

列解码器140可以根据控制逻辑160的控制来操作。列解码器140可以对从外部装置提供的地址进行解码。列解码器140可以基于解码结果，将数据输入/输出线(或数据输入/输出缓冲器)与数据读/写块130的分别对应于位线bl1至bln的读/写电路rw1至rwn联接。

电压发生器150可以生成要在存储器装置100的内部操作中使用的电压。电压发生器150所生成的电压可被施加到存储器单元阵列110的存储器单元mc。例如，编程操作中生成的编程电压可以被施加至要对其执行编程操作的存储器单元的字线。在另一示例中，擦除操作中生成的擦除电压可以被施加到要对其执行擦除操作的存储器单元的阱区。在又一示例中，读取操作中生成的读取电压可以被施加到要对其执行读取操作的存储器单元的字线。

控制逻辑160可以基于从外部装置提供的控制信号来控制存储器装置100的整体操作。例如，控制逻辑160可以控制存储器装置100的操作，诸如存储器装置100的读取操作、写入操作和擦除操作。

上述实施方式旨在示例而并非限制本教导。各种替代方案和等效方案是可能的。本教导不受本文描述的实施方式限制。本教导也不限于任何特定类型的半导体装置。鉴于本公开，其它增加、减少或变型也是可行的并且旨在落入所附权利要求的范围内。

相关申请的交叉引用

本申请要求于2019年2月1日在韩国知识产权局提交的韩国专利申请no.10-2019-0013311的优先权，该韩国专利申请通过引用全部合并于本文中。