存储装置及其操作方法与流程

相关申请的交叉引用

本专利文件要求于2019年6月21日提交的韩国专利申请号10-2019-0073884的优先权和权益，其全部内容通过引用并入本文。

所公开技术的各种实现涉及电子装置，并且更具体地涉及存储装置及其操作方法。

背景技术：

存储装置是指用于永久或临时存储数据的电子部件。每个存储装置可以包括一个或多个存储介质以存储数据，并且可以进一步包括被配置为控制存储器装置以存储或取回数据的存储器控制器。可以基于存储介质的类型对存储装置进行分类。例如，硬盘驱动器(hdd)使用磁盘作为存储介质，并且固态驱动器(ssd)或存储器卡使用诸如易失性存储器装置和非易失性存储器装置的半导体存储器装置作为存储介质。

易失性存储器装置是仅在通电时可以保留其数据的装置。因此，这样的易失性存储器装置在没有电源的情况下丢失其数据。易失性存储器装置的示例包括静态随机存取存储器(sram)、动态随机存取存储器(dram)。

另一方面，非易失性存储器装置是即使在没有电源的情况下也可以保留其数据的装置。非易失性存储器装置的示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)和闪存。

技术实现要素：

所公开技术的各种实现涉及存储装置及其操作方法，其提供包括存储区域管理的改进的能力。

根据本公开的一个实施例的存储器控制器控制多个存储器管芯，每个存储器管芯包括多个存储器块。存储器控制器包括存储区域管理器和操作控制器。存储区域管理器根据通过一个通道共同连接的多个存储器管芯的数目来确定具有默认大小的超级块组的数目，向超级块组中的每一个分配多个存储器管芯之中的至少一个存储器管芯，并且在超级块组之中的每个超级块组的存储器管芯中包括的存储器块之中分配至少两个存储器块作为超级块。操作控制器根据主机的请求来控制每个超级块组的存储器管芯，以将数据存储在超级块中或读取存储在超级块中的数据。

根据本公开的一个实施例的存储装置包括多个存储器管芯和存储器控制器，每个存储器管芯包括多个存储器块。存储器控制器根据通过一个通道共同连接的多个存储器管芯的数目来确定具有默认大小的超级块组的数目，向超级块组中的每一个分配多个存储器管芯之中的至少一个存储器管芯，在每个超级块组的存储器管芯中包括的存储器块之中分配至少两个存储器块作为超级块，并且根据主机的请求来控制每个超级块组的存储器管芯，以将数据存储在超级块中或读取存储在超级块中的数据。

根据本公开的一个实施例的操作存储装置的方法，存储装置包括各自包括多个存储器块的多个存储器管芯和存储器控制器，该方法包括根据通过一个通道共同连接的多个存储器管芯的数目来确定具有默认大小的超级块组的数目，向超级块组中的每一个分配多个存储器管芯之中的至少一个存储器管芯，在每个超级块组的存储器管芯中包括的存储器块之中分配至少两个存储器块作为超级块，以及根据主机的请求来执行将数据存储在超级块中或读取存储在超级块中的数据的存储器操作。

根据本技术，提供了具有改进的存储区域管理性能的存储装置及其操作方法。

附图说明

图1是图示基于所公开技术的一些实现的存储装置的示例的图。

图2是图示图1的存储器装置的示例配置的图。

图3是图示图2的存储器单元阵列的示例的图。

图4是图示控制多个存储器装置的存储器控制器的示例的图。

图5是图示基于所公开技术的一些实现的超级块的示例的图。

图6是图示基于所公开技术的一些实现的超级块的另一示例的图。

图7是用于描述基于所公开技术的一些实现的存储器控制器的示例配置和示例操作的图。

图8是用于图示基于所公开技术的一些实现的分配超级块的示例方法的图。

图9是用于图示基于所公开技术的一些实现的分配超级块的示例方法的图。

图10是用于图示基于图8所示的超级块组的坏块管理方法的示例的图。

图11是用于图示基于图9所示的超级块组的坏块管理方法的示例的图。

图12是图示图7的超级块管理信息的示例的图。

图13是图示图7的坏块管理信息的示例的图。

图14是图示基于所公开技术的一些实现的存储装置的示例操作的流程图。

图15是图示基于所公开技术的一些实现的存储装置的操作的另一示例的流程图。

图16是图示基于所公开技术的一些实现的存储装置的操作的另一示例的流程图。

图17是图示基于所公开技术的一些实现的存储装置的操作的另一示例的流程图。

图18是图示基于所公开技术的一些实现的存储装置的操作的另一示例的流程图。

图19是用于描述基于所公开技术的一些实现的图1的存储器控制器的另一示例的图。

图20是图示应用存储装置的存储器卡系统的示例的框图。

图21是图示应用存储装置的固态驱动器(ssd)系统的示例的框图。

图22是图示应用存储装置的用户系统的示例的框图。

具体实施方式

该专利文献中公开的技术可以被实现以提供具有包括存储区域管理的改进能力的存储装置。

在下文中，将通过参考附图描述所公开技术的各种实施例来详细描述所公开的技术。

图1是图示基于所公开技术的一些实现的存储装置的示例的图。

参考图1，存储装置50可以包括存储器装置100和控制存储器装置100的操作的存储器控制器200。存储装置50可以用于根据来自主机300(诸如蜂窝电话、智能手机、mp3播放器、膝上型计算机、台式计算机、游戏机、电视、平板电脑或车载信息娱乐系统)的请求来存储和取回数据。

根据作为主机300与存储装置之间的通信接口的主机接口，可以将存储装置50制造为各种类型的存储装置之一。例如，存储装置50可以被配置为各种类型的存储装置(诸如ssd、以mmc、emmc、rs-mmc和微型mmc形式的多媒体卡、以sd、小型sd和微型sd形式的安全数字卡、通用串行总线(usb)存储装置、通用闪存(ufs)装置、个人计算机存储器卡国际协会(pcmcia)卡类型存储装置、外围部件互连(pci)卡类型存储装置、pci快速(pci-e)卡类型存储装置、紧凑型闪存(cf)卡、智能媒体卡和记忆棒)中的任一个。

存储装置50可以被制造为各种类型的封装中的任一个。例如，存储装置50可以被制造为各种类型的封装类型(诸如叠层封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板载芯片(cob)、晶圆级制造封装(wfp)或晶圆级堆叠封装(wsp))中的任一个。

存储器装置100可以提供用于存储待处理数据和/或待执行指令的存储空间。存储器装置100可以包括读取和写入存储器装置100所需的并且响应于存储器控制器200的控制进行操作的逻辑。存储器装置100可以包括存储器单元阵列，存储器单元阵列包括被配置为在其中存储数据的多个存储器单元。

存储器单元中的每一个可以以各种方式配置来存储数据。在一些实现中，存储器单元可以存储单个或多个信息位。在一些实现中，存储器单元可以被实现为存储一个数据位的单级单元(slc)、存储两个数据位的多级单元(mlc)、存储三个数据位的三级单元(tlc)或存储四个数据位的四级单元(qlc)。

存储器单元阵列可以包括多个存储器块。存储器块中的每一个可以包括多个页，并且每个页对应于多个存储器单元。在一个实施例中，基于页来执行读取和编程(写入)操作，并且基于块来执行擦除操作。

存储器块可以是用于擦除数据的单位。在一个实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(ddrsdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪存、垂直nand闪存、nor闪存装置、电阻式随机存取存储器(rram)、相变存储器(pram)、磁阻型随机存取存储器(mram)、铁电随机存取存储器(fram)或自旋转移矩随机存取存储器(stt-ram)。在该专利文件中，为了便于描述，假设存储器装置100是nand闪存。

存储器控制器200可以通过向存储器控制器200提供命令/地址信号、基于来自用户/主机的请求来访问存储器装置100。在一些实现中，存储器装置100被配置为从存储器控制器200接收命令以及其中执行或实行命令的地址，并且可以访问存储器单元阵列中的由地址选择的区域。因此，存储器装置100可以基于由用户/主机请求的命令在由地址标识的区域中执行操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作或擦除操作。在编程操作期间，数据被写入存储器装置100的由地址标识的区域，例如存储器单元区域。在读取操作期间，从存储器装置100的由地址标识的区域读取数据。在擦除操作期间，从存储器装置100的由地址标识的区域中擦除数据。

存储器控制器200控制存储装置50的整体操作。

当向存储装置50供电时，存储器控制器200可以执行固件fw。当存储器装置100是闪存装置时，存储器控制器200可以操作诸如闪存转换层(ftl)的固件，以用于控制主机300与存储器装置100之间的通信。在一个实现中，闪存转换层(ftl)可以位于存储器控制器200中来实现逻辑到物理的映射、垃圾收集、损耗均衡管理和坏块管理。例如，ftl可以提供主机接口层和闪存接口层之间的接口。

在一个实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(lba)，并且将逻辑块地址(lba)转换为物理块地址(pba)，物理块地址(pba)指示存储器单元在何处写入数据或读取数据。

存储器控制器200可以控制存储器装置100，以基于来自主机300的请求来执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址。

在一个实施例中，存储器控制器200可以生成和发送命令、地址和数据至存储器装置100，而不管来自主机300的请求。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，以便执行后台操作(诸如损耗均衡或“垃圾收集”)。如本文所使用的术语“垃圾收集”可以指代存储器管理的一个形式，其中垃圾收集器尝试回收由不再使用的对象所占据的(垃圾)存储器。损耗均衡指示用于延长可擦除存储装置的寿命的技术。

在一个实施例中，存储器控制器200可以同时控制多于一个的存储器装置100。在这种情况下，存储器控制器200可以根据交错方法来控制存储器装置100，以便改进操作性能。交错方法可以通过在给定时间帧执行多于一个的操作来改进系统性能。例如，交错方法可以通过将与存储器装置相关联的队列的一部分与和另一存储器装置相关联的另一队列的一部分交错来同时在两个或更多个存储器装置100上执行操作。

在一个实施例中，存储器控制器200可以包括存储区域管理器210、操作控制器220和坏块管理器230。

存储区域管理器210可以向存储器装置100提供装置标识命令，并且获得指示共同连接到一个通道的存储器装置的数目的存储器装置堆叠信息。

例如，当两个存储器装置连接到一个通道时，存储器装置堆叠可以是双管芯封装(ddp)。当四个存储器装置连接到一个通道时，存储器装置堆叠可以是四管芯封装(qdp)。

在一个实施例中，存储区域管理器210可以基于存储器装置堆叠信息，将多个存储器装置100中的至少一个存储器装置分配给具有默认大小的多个超级块组。具有默认大小的超级块组可以包括预设数目的存储器装置。存储区域管理器210可以向每个超级块组分配相同数目的存储器装置。考虑到在坏块发生时减小用户可用区域的风险，可以确定默认大小来适当地管理超级块。可以在制造阶段预先确定和设置默认大小。稍后将参考图10至图11来描述减小用户可用区域的风险。

存储区域管理器210可以在形成一个超级块组的存储器装置中包括的存储器块之中，将至少两个存储器块分配给超级块。存储区域管理器210可以基于超级块执行其操作。因此，超级块可以被视为由存储区域管理器210管理的新的存储区域单位。

在一个实施例中，至少两个存储器块可以属于一个超级块组中包括的不同存储器装置。在另一实施例中，至少两个存储器块可以属于一个超级块组中包括的一个存储器装置的平面之中的不同平面。

操作控制器220可以基于超级块单元、基于来自主机300的请求来执行操作。例如，数据被存储在超级块中或数据从超级块中被读取。因此，操作控制器220可以基于来自主机300的请求来控制一个超级块组中包括的存储器装置100。

在一些实现中，操作控制器220可以使用超级块中包括的条带来控制一个超级块组中包括的存储器装置100。例如，数据被存储在超级块中包括的多个条带之中选择的条带中或从该条带中被读取。

坏块管理器230可以生成坏块管理信息，坏块管理信息包括指示超级块是正常块还是坏块的状态信息。当超级块中包括的存储器块中的至少一个是坏块时，坏块管理器230可以将超级块的状态信息从正常块更新为坏块。

坏块指示不能在其中存储数据的块。基于坏块何时生成，存在两种类型的坏块，即，制造坏块和生长坏块。制造坏块(mbb)在制造存储器装置100时生成，并且生长坏块(gbb)在使用存储器块期间生成。在一个实施例中，如果在用于读取存储在存储器块中的数据的读取操作期间在存储器块中发生不可纠正的错误，则存储器块可以对应于生长坏块。

主机300可以使用各种通信方法中的至少一个与存储装置50通信，通信方法诸如通用串行总线(usb)、串行at附件(sata)、串行附件scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围部件互连(pci)、pci快速(pcie)、非易失性存储器快速(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、注册dimm(rdimm)和减载dimm(lrdimm)。

图2是图示图1的存储器装置的示例配置的图。

参考图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。

存储器单元阵列110包括多个存储器块blk1至blkz。多个存储器块blk1至blkz通过行线rl连接到地址解码器121。多个存储器块blk1至blkz通过位线bl1至blm连接到读取和写入电路123。多个存储器块blk1至blkz中的每一个包括多个存储器单元。作为一个实施例，多个存储器单元是非易失性存储器单元。在多个存储器单元之中连接至同一字线的存储器单元被定义为一个物理页。即，存储器单元阵列110被配置有多个物理页。根据本公开的一个实施例，存储器单元阵列110中包括的多个存储器块blk1至blkz中的每一个可以包括多个虚设单元。“虚设单元”可以指代用于除了存储数据以外的目的的存储器单元。例如，至少一个虚设单元可以串联连接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存储器单元之间，以减少漏极/源极选择晶体管与存储器单元之间的不期望干扰。

存储器装置100的存储器单元中的每一个可以被配置作为存储一个数据位的单级单元(slc)、存储两个数据位的多级单元(mlc)、存储三个数据位的三级单元(tlc)、或存储四个数据位的四级单元(qlc)。

外围电路120可以包括地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124以及感测电路125。

外围电路120可以用于i/o功能、功率分配、地址解码等。例如，外围电路120可以驱动字线和位线来执行编程操作、读取操作或擦除操作。

地址解码器121通过行线rl连接到存储器单元阵列110。行线rl可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施例，字线可以包括普通字线和虚设字线。根据本公开的实施例，行线rl可以进一步包括管道选择线。

在一个实施例中，行线rl可以是本地线组中包括的本地线。本地线组可以对应于一个存储器块。本地线组可以包括漏极选择线、本地字线和源极选择线。

控制逻辑130控制外围电路120的操作。地址解码器121从控制逻辑130接收地址(addr)。所接收的地址(addr)包括通过地址解码器121解码的块地址和行地址。

地址解码器121被配置为对所接收的地址(addr)的块地址进行解码。地址解码器121根据经解码的块地址从存储器块blk1至blkz之中选择至少一个存储器块。地址解码器121被配置为对所接收的地址(addr)的行地址(radd)进行解码。地址解码器121可以基于经解码的行地址(radd)来选择选定存储器块的至少一个字线。可以通过施加从电压发生器122提供的电压来选择至少一个字线。

在编程操作期间，地址解码器121可以将编程电压施加到所选择的字线，并且将具有比编程电压的水平低的水平的通过电压施加到未选择的字线。在编程验证操作期间，地址解码器121可以将验证电压施加到所选择的字线，并且将具有比验证电压的水平高的水平的验证通过电压施加到未选择的字线。

在读取操作期间，地址解码器121可以将读取电压施加到所选择的字线，并且将具有比读取电压的水平高的水平的读取通过电压施加到未选择的字线。

基于所公开技术的一些实现，以存储器块为单位执行存储器装置100的擦除操作。在擦除操作期间，包括块地址的地址(addr)输入到存储器装置100。地址解码器121可以对块地址进行解码并基于经解码的块地址来选择一个存储器块。在擦除操作期间，地址解码器121可以将接地电压施加到耦合到所选择的存储器块的字线。

基于所公开技术的一些实现，地址解码器121可以对地址(addr)的列地址进行解码。经解码的列地址可以被传送到读取和写入电路123。在一个示例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的部件。

电压发生器122可以通过使用提供给存储器装置100的外部电源电压来生成多个操作电压(vop)。电压发生器122的操作由控制逻辑130控制。

在一个示例中，电压发生器122可以通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压用作存储器装置100的操作电压。

在一个实施例中，电压发生器122可以使用外部电源电压或内部电源电压来生成多个操作电压(vop)。电压发生器122可以被配置为生成各种电压来操作存储器装置100。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个非选择读取电压。

电压发生器122可以包括接收内部电压的多个泵浦电容器并且选择性地激活多个泵浦电容器来生成具有各种电压水平的多个操作电压(vop)。

地址解码器121可以被配置为向存储器单元阵列110提供多个操作电压(vop)。

读取和写入电路123包括第一页缓冲器pb1至第m页缓冲器pbm。第一页缓冲器pb1至第m页缓冲器pbm分别通过第一位线bl1至第m位线blm连接到存储器单元阵列110。第一页缓冲器pb1至第m页缓冲器pbm响应于控制逻辑130的控制而操作。

第一页缓冲器pb1至第m页缓冲器pbm与数据输入/输出电路124通信数据(data)。对于编程操作，第一页缓冲器pb1至第m页缓冲器pbm通过数据输入/输出电路124和数据线dl来接收待存储的数据(data)。

在编程操作期间，当将编程脉冲施加到所选择的字线时，第一页缓冲器pb1至第m页缓冲器pbm可以传递待存储在存储器单元阵列110中的数据(data)。例如，通过数据输入/输出电路124接收的数据(data)通过位线bl1至blm被传送到所选择的存储器单元。基于所传送的数据(data)对所选择的页的存储器单元进行编程。连接到施加有编程允许电压(诸如接地电压)的位线的存储器单元可以具有增加的阈值电压。连接到施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被维持。在编程验证操作期间，第一页缓冲器pb1至第m页缓冲器pbm通过位线bl1至blm从所选择的存储器单元读取存储在存储器单元中的数据(data)。

在读取操作期间，读取和写入电路123可以通过位线bl从所选择的页的存储器单元读取数据(data)，并且将所读取的数据(data)存储在第一页缓冲器pb1至第m页缓冲器pbm中。

在擦除操作期间，读取和写入电路123可以使得位线bl浮置。作为一个实施例，读取和写入电路123可以包括列选择电路。

数据输入/输出电路124通过数据线dl连接到第一页缓冲器pb1至第m页缓冲器pbm。数据输入/输出电路124的操作由控制逻辑130控制。

数据输入/输出电路124可以包括接收输入数据(data)的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收待存储的数据(data)。在读取操作期间，数据输入/输出电路124将从读取和写入电路123中包括的第一页缓冲器pb1至第m页缓冲器pbm传送的数据(data)输出至外部控制器。

在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的允许位(vrybit)的信号来生成参考电流，并且可以对从读取和写入电路123接收的感测电压(vpb)与由参考电流生成的参考电压进行比较，以将通过信号或失败信号输出至控制逻辑130。

控制逻辑130可以连接到地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124以及感测电路125。控制逻辑130可以被配置为控制存储器装置100的操作。控制逻辑130可以响应于从外部装置传送的命令(cmd)而操作。

控制逻辑130可以响应于命令(cmd)和地址(addr)而生成各种信号来控制外围电路120。例如，控制逻辑130可以基于命令(cmd)和地址(addr)而生成操作信号(opsig)、行地址(radd)、读取和写入电路控制信号(pbsignals)以及允许位(vrybit)。控制逻辑130可以将操作信号(opsig)输出到电压发生器122，将行地址(radd)输出到地址解码器121，将读取和写入控制信号输出到读取和写入电路123，并且将允许位(vrybit)输出到感测电路125。在一些实现中，控制逻辑130可以响应于由感测电路125输出的通过信号pass或失败信号fail来确定验证操作是通过还是失败。

图3是图示图2的存储器单元阵列的一个示例的图。

参考图3，第一存储器块blk1至第z存储器块blkz连接至第一位线bl1至第m位线blm。在图3中，为了便于描述，示出了多个存储器块blk1至blkz中的第一存储器块blk1中包括的元件，并且省略了剩余存储器块blk2至blkz中的每一个中包括的元件。将理解，剩余存储器块blk2至blkz中的每一个均与第一存储器块blk1类似地配置。

第一存储器块blk1可以包括多个单元串cs1_1至cs1_m(m是正整数)。第一单元串cs1_1至第m单元串cs1_m分别连接至第一位线bl1至第m位线blm。第一单元串cs1_1至第m单元串cs1_m中的每一个包括漏极选择晶体管dst、串联连接的多个存储器单元mc1至mcn(n是正整数)和源极选择晶体管sst。

在第一单元串cs1_1至第m单元串cs1_m的每一个中分别包括的漏极选择晶体管dst的栅极端子连接至漏极选择线dsl1。第一单元串cs1_1至第m单元串cs1_m中包括的第一存储器单元mc1至第n存储器单元mcn的栅极端子分别连接至第一字线wl1至第n字线wln。第一单元串cs1_1至第m单元串cs1_m中包括的源极选择晶体管sst的栅极端子连接至源极选择线ssl1。

为了便于描述，将参考多个单元串cs1_1至cs1_m中的第一单元串cs1_1来描述单元串的结构。然而，将理解，剩余单元串cs1_2至cs1_m中的每一个均与第一单元串cs1_1类似地配置。

第一单元串cs1_1中包括的漏极选择晶体管dst的漏极端子连接到第一位线bl1。第一单元串cs1_1中包括的漏极选择晶体管dst的源极端子连接到第一单元串cs1_1中包括的第一存储器单元mc1的漏极端子。第一存储器单元mc1至第n存储器单元mcn彼此串联连接。第一单元串cs1_1中包括的源极选择晶体管sst的漏极端子连接到第一单元串cs1_1中包括的第n存储器单元mcn的源极端子。第一单元串cs1_1中包括的源极选择晶体管sst的源极端子连接到公共源极线csl。在一个实施例中，公共源极线csl可以连接到第一存储器块blk1至第z存储器块blkz。

漏极选择线dsl1、第一字线wl1至第n字线wln和源极选择线ssl1被包括在图2的行线rl中。漏极选择线dsl1、第一字线wl1至第n字线wln以及源极选择线ssl1由地址解码器121控制。公共源极线csl由控制逻辑130控制。第一位线bl1至第m位线blm由读取和写入电路123控制。

图4是图示控制多个存储器装置的存储器控制器的示例的图。

参考图4，存储器控制器200可以通过第一通道ch1和第二通道ch2连接到多个存储器装置die_11至die_24。在一个实施例中，存储器装置可以是已在晶片上被物理地处理的单独的存储器管芯或存储器芯片。通道的数目或连接到每个通道的存储器装置的数目不限于本实施例。

存储器装置die_11至die_14可以共同连接至第一通道ch1。存储器装置die_11至die_14可以通过第一通道ch1与存储器控制器200通信。

由于存储器装置die_11至die_14共同连接至第一通道ch1，存储器装置die_11至die_14中的一个存储器装置一次可以与存储器控制器200通信。存储器装置die_11至die_14可以在没有与存储器控制器200进行通信的情况下，同时执行它们的操作。

存储器装置die_21至die_24可以共同连接至第二通道ch2。存储器装置die_21至die_24可以通过第二通道ch2与存储器控制器200通信。

由于存储器装置die_21至die_24共同连接至第二通道ch2，存储器装置die21至die_24中的一个存储器装置一次可以与存储器控制器200通信。存储器装置die_21至die_24可以在没有与存储器控制器200进行通信的情况下，同时执行它们的操作。

使用多个存储器装置的存储装置可以通过使用数据交错来改进性能。为了实现数据交错，可以以通道和通路为单位来管理存储器装置。数据交错可以指示在两个或更多个通路共享一个通道的结构中使用交错方案的数据通信技术。数据交错可以包括在两个通路之间移动时执行读取操作或写入操作。为了将连接到每个通道的存储器装置的并行度最大化，存储器控制器200可以将连续的逻辑存储器区域分散到通道和通路中，并且分配连续的逻辑存储器区域。

例如，存储器控制器200可以通过第一通道ch1将命令、包括地址的控制信号和数据发送到存储器装置die_11。存储器装置die_11接收从存储器控制器200发送的数据。在存储器装置die_11将所发送的数据编程到其中包括的存储器单元时，存储器控制器200可以向存储器装置die_12发送命令、包括地址的控制信号和数据。

在图4中，多个存储器装置可以被布置为构成四个通路way1至way4。第一通路way1可以包括存储器装置die_11和die_21。第二通路way2可以包括存储器装置die_12和die_22。第三通路way3可以包括存储器装置die_13和die_23。第四通路way4可以包括存储器装置die_14和die_24。

通道ch1和ch2中的每一个可以是或对应于由连接到对应通道的存储器装置共享和使用的信号总线。

在图4中，已描述了两个通道/四个通路结构中的数据交错。然而，可以以其他结构执行数据交错。随着通道数目和通路数目的增加，数据交错可以更加有效。

图5是图示根据实施例的超级块的示例的图。

参考图5，存储器装置die_11至die_14可以共同连接至第一通道ch1。

在图5中，每个存储器装置可以包括一个或多个平面。为了便于描述，在图5的示例中假定一个存储器装置包括一个平面。一个平面可以包括多个存储器块blk1至blkn(n是1或更大的自然数)，并且一个存储器块可以包括多个页page1至pagek(k是1或更大的自然数)。

存储器控制器可以使用超级块来控制耦合到一个通道的存储器装置。在一些实现中，存储器控制器以超级块为单位来控制存储器装置。超级块可以指示至少两个不同的存储器装置中包括的存储器块的集合。

例如，存储器装置die_11至die_14中的每一个中包括的第一存储器块blk1可以构成第一超级块1(superblock1)。存储器装置die_11至die_14中的每一个中包括的第二存储器块blk2可以构成第二超级块(superblock2)。存储器装置die_11至die_14中的每一个中包括的第n存储器块blkn可以构成第n超级块(superblockn)。以这种方式，连接到第一通道ch1的存储器装置die_11至die_14可以包括第一超级块superblock1至第n超级块superblockn。

一个超级块可以包括一个或多个条带。条带可以包括超级块中包括的并且耦合到同一字线的页的集合。在一些实现中，条带可以被称为超级页。

一个条带或超级页可以包括多个页。例如，第一超级块(superblock1)中包括的多个第一存储器块blk1中的每一个的第一页(page1)可以构成第一条带(stripe1)或第一超级页(superpage1)。

因此，一个超级块可以包括第一条带(stripe1)至第k条带(stripek)。备选地，一个超级块可以包括第一超级页(superpage1)至第k超级页(superpagek)。

在将数据存储在存储器装置die_11至die_14或从存储器装置die_11至die_14读取所存储的数据时，存储器控制器可以以条带或超级页为单位存储或读取数据。

图6是图示基于所公开技术的一些实现的超级块的另一示例的图。如图6所示的超级块与图5的超级块不同。

参考图6，存储器装置可以包括一个或多个平面plane1至plane4。一个平面可以包括多个存储器块blk1至blki(i是正整数)。在一个实施例中，存储器装置可以是图4的多个存储器装置中的任一个。

一个存储器装置中包括的平面的数目不限于如图6所示的示例，并且也可以是其他实现。

平面可以是独立执行编程操作、读取操作或擦除操作的单位。存储器装置可以针对每个平面包括参考图2描述的地址解码器121以及读取和写入电路123。

在一个实施例中，超级块可以指示至少两个不同平面中包括的存储器块的集合。

例如，多个平面plane1至plane4中的每一个中包括的第一存储器块blk1可以构成第一超级块sb1。多个平面plane1至plane4中的每一个中包括的第二存储器块blk2可以构成第二超级块sb2。多个平面plane1至plane4中的每一个中包括的第i存储器块blki可以构成第i超级块sbi。以这种方式，一个存储器装置中包括的多个平面plane1至plane4可以包括第一超级块sb1至第i超级块sbi。

如参考图5所述，每个超级块可以包括一个或多个条带或超级页。在将数据存储在多个平面plane1至plane4中或从多个平面plane1至plane4中读取所存储的数据时，存储器控制器可以以条带或超级页为单位存储或读取数据。因此，存储器装置可以针对多个平面plane1至plane4并行地执行操作(多平面操作)。

图7是用于描述基于所公开技术的一些实现的存储器控制器的配置和操作的图。

参考图7，存储器控制器200可以包括存储区域管理器210、操作控制器220和坏块管理器230。

存储区域管理器210可以向存储器装置100提供装置标识命令，并且从存储器装置100获得指示共同连接到一个通道的存储器装置的数目的存储器装置堆叠信息。

在一个实施例中，存储区域管理器210可以从存储器装置接收存储器装置堆叠信息，并且基于存储器装置堆叠信息来将多个存储器装置100中的至少一个存储器装置分配给具有默认大小的一个或多个超级块组。

在一个实施例中，具有默认大小的超级块组可以包括预设数目的存储器装置。备选地，具有默认大小的超级块组可以包括预设数目的平面。在一些实现中，平面可以被包括在相同的存储器装置或不同的存储器装置中。存储区域管理器210可以向每个超级块组分配相同数目的存储器装置。

存储区域管理器210可以将被分配给一个超级块组的存储器装置中包括的至少两个存储器块分配作为超级块。存储区域管理器210可以管理或使用超级块作为针对新存储区域的单位。

在一个实施例中，至少两个存储器块可以属于一个超级块组中包括的不同存储器装置。在另一实施例中，至少两个存储器块可以属于一个超级块组中包括的一个存储器装置的不同平面。

存储区域管理器210可以生成和提供超级块管理信息至操作控制器220。超级块管理信息可以指示由存储区域管理器210分配的每个超级块组中包括的超级块。

操作控制器220可以基于超级块管理信息、使用超级块来执行基于主机300的请求的操作。因此，超级块被用作用于执行从主机300请求的操作的单位。

例如，操作控制器220可以基于主机300的请求，将用于将数据存储在超级块中的编程命令提供给一个超级块组中包括的存储器装置100。操作控制器220可以基于主机300的请求而将用于读取存储在超级块中的数据的读取命令提供给一个超级块组中包括的存储器装置100。

在一些实现中，操作控制器220可以将用于将数据存储在参考图5描述的超级块中包括的多个条带之中选择的条带中的编程命令提供给一个超级块组中包括的存储器装置100。操作控制器220可以将用于读取存储在所选择的条带中的数据的读取命令提供给存储器装置100。

当基于主机300的请求而控制针对超级块的操作时，操作控制器220可以排除作为坏块的超级块。为了排除作为坏块的超级块，操作控制器220接收从坏块管理器230提供的坏块管理信息。

坏块管理器230可以生成坏块管理信息，坏块管理信息包括指示超级块是正常块还是坏块的状态信息。坏块管理信息可以包括每个超级块组中包括的超级块中的每一个的状态信息。

超级块的状态信息可以被初始地设置为正常块。当超级块中包括的存储器块之中出现至少一个坏块时，坏块管理器230可以将超级块的状态信息从正常块更新为坏块。

坏块指示其中不能存储数据的块。可以基于当坏块生成时的时间点来将坏块划分为制造存储器装置100时生成的制造商坏块(mbb)和在使用存储器块期间生成的生长坏块(gbb)。在一个实施例中，如果在读取存储在存储器块中的数据时，存储器块发生不可纠正的错误，则该存储器块可以成为生长型坏块。

图8是用于图示基于所公开技术的一些实现的分配超级块的示例方法的图。

参考图8，由于共同连接到第一通道ch1的存储器装置的数目是两个，存储器装置堆叠可以是双管芯封装(ddp)。由于共同连接到第二通道ch2的存储器装置的数目是四个，存储器装置堆叠可以是四管芯封装(qdp)。由于共同连接到第三通道ch3的存储器装置的数目是八个，存储器装置堆叠可以是八管芯封装(odp)。通道ch1至ch3可以连接到单独的存储器控制器。

当存储器装置堆叠是ddp时，存储器装置die_1和die_2可以构成超级块组(sbgroup1)。当存储器装置堆叠是qdp时，存储器装置die_1至die_4可以构成超级块组(sbgroup2)。当存储器装置堆叠是odp时，存储器装置die_1至die_8可以构成超级块组(sbgroup3)。

在图8的情况下，连接到每个通道的存储器装置可以构成一个超级块组，而超级块组中的每一个具有连接到相应通道的不同数目的存储器装置(存储器装置堆叠)。

参考图5，随着分配给一个超级块组的存储器装置的数目增加，超级块中包括的存储器块的数目可以增加。因此，超级块的大小也可以增加。

图9是用于图示基于所公开技术的一些实现的分配超级块的示例方法的图。

参考图9，与图8相比，连接到一个通道的存储器装置可以被分配给具有默认大小的超级块组。默认大小的超级块组可以包括预设数目的存储器装置。备选地，默认大小的超级块组可以包括参考图6的预设数目的平面。在一个实施例中，存储器装置可以是已在晶片上完成物理处理的单独的存储器管芯或存储器芯片。

在图9中，假定超级块组的默认大小对应于两个存储器装置。因此，具有默认大小的超级块组包括两个存储器装置。具有默认大小的超级块组中包括的存储器装置的数目或平面的数目不限于本实施例。

例如，当存储器装置的堆叠是ddp时，超级块组(sbgroup1)具有默认大小，并且具有默认大小的超级块组的数目为1。当存储器装置的堆叠是qdp时，超级块组(sbgroup2_1和sbgroup2_2)具有默认大小并且具有默认大小的超级块组的数目为二。当存储器装置的堆叠是odp时，超级块组(sbgroup3_1至sbgroup3_4)具有默认大小，并且具有默认大小的超级块组的数目为四。

在图9的示例中，与图8不同，具有默认大小的超级块组的数目可以取决于连接到一个通道的存储器装置的数目。

分配给一个超级块组的存储器装置的数目是固定的，并且因此超级块具有固定大小。因此，即使当连接到一个通道的存储器装置的数目增加时，分配给每个超级块组的存储器装置的数目也相同。

图10是用于图示基于图8所示的超级块组的坏块管理方法的示例的图。

参考图10，存储器装置die_1至die_4可以被分配给图8的第二超级块组(sbgroup2)。假定存储器装置die_1至die_4中的每一个包括第一存储器块blk1和第二存储器块blk2。存储器装置中包括的存储器块的数目不限于本实施例。

在图10的示例中，存储器装置die_1至die_4可以构成超级块sb1和sb2。每个超级块可以包括不同的存储器装置die_1至die_4中包括的存储器块。

例如，超级块sb1可以包括存储器装置die_1至die_4中的每一个中包括的第一存储器块blk1。超级块sb2可以包括存储器装置die_1至die_4中的每一个中包括的在第二存储器块blk2。

因此，超级块组(sbgroup2)可以包括各自包括四个存储器块的两个超级块sb1和sb2。

假定超级块sb1中包括的存储器块之中，存储器装置die_2的第一存储器块blk1是坏块。在这种情况下，超级块sb1可以被处理为坏块。当将第一超级块sb1处理为坏块时，超级块sb1中包括的所有正常块的使用可以被禁止。对于超级块sb1，由于超级块sb1中包括的四个存储器块中的一个坏块，剩余的三个正常块的使用被禁止，这导致存储容量的浪费。

图11是用于图示基于图9所示的超级块组的坏块管理方法的示例的图。

参考图11，存储器装置die_1和die2可以被分配给超级块组(sbgroup2_1)。存储器装置die_3和die4可以被分配给超级块组(sbgroup2_2)。假设存储器装置die_1至die_4中的每一个包括第一存储器块blk1和第二存储器块blk2。存储器装置中包括的存储器块的数目不限于本实施例。

在图11的示例中，存储器装置die_1和die_2可以构成超级块sb1’和sb2’。存储器装置die_3和die_4可以构成超级块sb3’和sb4’。

例如，超级块sb1’可以包括存储器装置die_1和die_2中的每一个中包括的第一存储器块blk1。超级块sb2’可以包括存储器装置die_1和die_2中的每一个中包括的第二存储器块blk2。超级块sb3’可以包括存储器装置die_3和die_4中的每一个中包括的第一存储器块blk1。超级块sb4’可以包括存储器装置die_3和die_4中的每一个中包括的第二存储器块blk2。

在图11的示例中，具有默认大小的超级块组(sbgroup2_1和sbgroup2_2)可以包括各自包括两个存储器块的两个超级块。

假设存储器装置die_2的第一存储器块blk1是坏块。在这种情况下，超级块sb1’可以被处理为坏块。当将第一超级块sb1’处理为坏块时，超级块sb1’中包括的所有正常块的使用可以被禁止。对于超级块sb1’，由于超级块sb1’中包括的两个存储器块中的一个坏块，剩余的一个正常块的使用可以被禁止。与图10的情况相比，在图11的情况下，可以减小存储容量的浪费，并且该减小是基于超级块分配方法的差异。

在图10的示例中，随着连接到一个通道的存储器装置的数目增加，一个超级块的大小增加，并且因此当在超级块中生成至少一个坏块时，不使用剩余正常块的风险也增加。

在图11的示例中，具有默认大小的超级块组的数目取决于连接到一个通道的存储器装置的数目，并且因此一个超级块具有固定大小。在这种情况下，当在超级块中生成至少一个坏块时，与图10相比，可以降低不使用剩余正常块的风险。因此，即使当超级块被处理为坏块时，与图10相比，也可以减少未使用的正常块的数目。

图12是图示图7的超级块管理信息的示例的图。

参考图12，超级块管理信息可以指示每个超级块组中包括的超级块。

在图12的示例中，超级块组(sbgroup2_1)包括超级块sb1’和sb2’。超级块组(sbgroup2_2)包括超级块sb3’和sb4’。

图13是图示图7的坏块管理信息的示例的图。

参考图13，坏块管理信息可以包括指示超级块是正常块还是坏块的状态信息。

坏块管理信息可以包括关于每个超级块组中包括的每个超级块的状态信息。如前所述，超级块的状态信息可以初始地被设置为正常块。坏块管理信息中包括的状态信息指示超级块的当前状态信息。

例如，如图13所示的表指示超级块组(sbgroup2_1)中包括的超级块sb1’是坏块，超级块组(sbgroup2_1)中包括的超级块sb2’是正常块，超级块组(sbgroup2_2)中包括的超级块sb3’是正常块，并且超级块组(sbgroup2_2)中包括的超级块sb4’是正常块。

坏块管理信息可以以超级块为单位提供有关超级块是坏块还是正常块的信息。例如，当在超级块中生成至少一个坏块时，将超级块的状态信息从正常块更新为坏块。在这种情况下，可以禁止使用超级块中包括的剩余正常块。

图14是图示基于所公开技术的一些实现的存储装置的操作的流程图。

参考图14，在步骤s1401中，存储装置可以基于存储器装置堆叠信息来确定具有默认大小的超级块组的数目。

在步骤s1403中，存储装置可以将超级块分配给每个超级块组，超级块包括超级块组的存储器装置中包括的存储器块之中的至少两个存储器块。

在步骤s1405中，存储装置可以基于主机的请求、以超级块为单位来执行操作。存储装置可以控制包括超级块的超级块组的存储器装置以基于主机的请求来执行操作。

图15是图示基于所公开技术的一些实现的存储装置的操作的另一示例的流程图。

参考图15，在步骤s1501中，存储装置中包括的存储器控制器可以向存储装置中包括的存储器装置提供装置标识命令。

在步骤s1503中，存储装置中包括的存储器控制器可以从存储器装置接收存储器装置堆叠信息。存储器装置堆叠信息可以包括关于共同连接到一个通道的存储器装置的数目的信息。

在步骤s1505中，存储装置可以基于共同连接到一个通道的存储器装置的数目来确定具有默认大小的超级块组的数目。在一个实施例中，存储器装置可以是已在晶片上完成物理处理的单独的存储器管芯或存储器芯片。

在步骤s1507中，存储装置可以向每个超级块组分配连接到一个通道的存储器装置之中的至少一个存储器装置。

在步骤s1509中，存储装置可以向超级块分配超级块组的存储器装置中包括的至少两个存储器块。

图16是图示基于所公开技术的一些实现的存储装置的操作的另一示例的流程图。

参考图16，在步骤s1601中，存储装置可以从主机接收写入请求和写入数据。

在步骤s1603中，存储装置可以基于写入请求来选择多个超级块组之中的任一超级块组中包括的超级块。

在步骤s1605中，存储装置可以将写入数据存储在所选择的超级块中包括的多个条带之中选择的条带中。

图17是图示基于所公开技术的一些实现的存储装置的操作的另一示例的流程图。

参考图17，在步骤s1701中，存储装置可以从主机接收读取请求。

在步骤s1703中，存储装置可以基于读取请求来选择多个超级块组之中的任一超级块组中包括的超级块。

在步骤s1705中，存储装置可以读取所选择的超级块中包括的多个条带之中选择的条带中存储的数据。

图18是图示基于所公开技术的一些实现的存储装置的操作的另一示例的流程图。

参考图18，在步骤s1801中，存储装置可以基于超级块管理信息来生成坏块管理信息。坏块管理信息可以包括超级块组中包括的每个超级块的状态信息。超级块的状态信息可以初始地被设置为正常块。

在步骤s1803中，存储装置可以确定在超级块中包括的存储器块之中是否生成至少一个坏块。当在超级块中包括的存储器块之中生成至少一个坏块时，操作进行到步骤s1805，并且当超级块中包括的所有存储器块都是正常块时，操作结束。

在步骤s1805中，存储装置可以将超级块的状态信息从正常块更新为指示故障的坏块。

图19是图示基于所公开技术的一些实现的图18的存储器控制器的操作的另一示例的图。

参考图19，存储器控制器1000连接到主机(host)和存储器装置。存储器控制器1000被配置为响应于来自主机(host)的请求来访问存储器装置。例如，存储器控制器1000被配置为控制存储器装置的写入、读取、擦除和后台操作。存储器控制器1000被配置为提供存储器装置和主机(host)之间的接口。存储器控制器1000被配置为驱动用于控制存储器装置的固件。

存储器控制器1000可以包括处理器1010、存储器缓冲器1020、纠错器(ecc)1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。

总线1070可以被配置为在存储器控制器1000的部件之间提供通道。

处理器1010可以控制存储器控制器1000的整体操作，并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。另外，处理器1010可以通过缓冲器控制器1050与存储器缓冲器1020通信。处理器1010可以使用作为操作存储器、高速缓存存储器或缓冲存储器的存储器缓冲器1020来控制存储器装置的操作。

处理器1010可以执行闪存转换层(ftl)的功能。处理器1010可以通过闪存转换层(ftl)将由主机提供的逻辑块地址(lba)转换为物理块地址(pba)。闪存转换层(ftl)可以使用映射表来接收逻辑块地址(lba)，并且可以将逻辑块地址(lba)转换为物理块地址(pba)。基于映射单位，存在闪存转换层的多种地址映射方法。代表性的地址映射方法包括页映射方法、块映射方法或混合映射方法。

处理器1010被配置为将从主机(host)接收的数据随机化。例如，处理器1010可以使用随机化种子来将从主机(host)接收的数据随机化。经随机化的数据作为待存储的数据提供给存储器装置，并且被编程到存储器单元阵列。

处理器1010被配置为在读取操作期间对从存储器装置接收的数据进行去随机化。例如，处理器1010可以使用去随机化种子来对从存储器装置接收的数据进行去随机化。可以将经去随机化的数据输出到主机(host)。

在一个实施例中，处理器1010可以通过驱动软件或固件来执行随机化和去随机化。

存储器缓冲器1020可以用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态ram(sram)或动态ram(dram)。

纠错器1030可以执行纠错。纠错器1030可以基于待通过存储器接口1060写入存储器装置的数据来执行纠错编码(ecc编码)。经纠错编码的数据可以通过存储器接口1060传送到存储器装置。纠错器1030可以对通过存储器接口1060从存储器装置接收的数据执行纠错解码(ecc解码)。在一个示例中，纠错器1030可以被包括在存储器接口1060中作为存储器接口1060的部件。

主机接口1040被配置为在处理器1010的控制下与外部主机通信。主机接口1040可以被配置为使用各种通信方法(诸如通用串行总线(usb)、串行at附件(sata)、串行附接scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围部件互连(pci快速)、非易失性存储器快速(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、注册dimm(rdimm)和减载dimm(lrdimm))中的至少一个来执行通信。

缓冲器控制器1050被配置为在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060被配置为在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道与存储器装置通信命令、地址和数据。

在一个示例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制器1050。

在一个示例中，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000内部的非易失性存储器装置(例如，只读存储器)加载代码。在另一示例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。

在一个示例中，存储器控制器1000的总线1070可以被划分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000内发送数据，并且控制总线可以被配置为在存储器控制器1000内发送诸如命令和地址的控制信息。数据总线和控制总线可以彼此分离并且可以彼此之间不互相干扰或互相影响。数据总线可以连接到主机接口1040、缓冲器控制器1050、纠错器1030和存储器接口1060。控制总线可以连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1202和存储器接口1060。

在一个实施例中，处理器1010可以包括存储区域管理器1011和坏块管理器1012。存储区域管理器1011可以以与图7的存储区域管理器210相同的方式来管理存储器装置的存储区域。坏块管理器1012可以以与图7的坏块管理器230相同的方式来执行超级块的坏块管理。

图20是图示基于所公开技术的一些实现的应用存储装置的存储器卡系统的框图。

参考图20，存储器卡系统2000包括存储器控制器2100、存储器装置2200和连接器2300。

存储器控制器2100连接到存储器装置2200。存储器控制器2100被配置为访问存储器装置2200。例如，存储器控制器2100可以被配置为控制存储器装置2200的读取、写入、擦除和后台操作。存储器控制器2100被配置为在存储器装置2200和主机(host)之间提供接口。存储器控制器2100被配置为驱动用于控制存储器装置2200的固件。存储器控制器2100可以等同于参考图1描述的存储器控制器200来实现。

在一个示例中，存储器控制器2100可以包括诸如随机存取存储器(ram)、处理器、主机接口、存储器接口或纠错器的部件。

存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定的通信标准与外部装置(例如，主机)通信。在一个示例中，存储器控制器2100被配置为通过各种通信标准中的至少一个与外部装置通信，各种通信标准诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(mcm)、外围部件互连(pci)、pci快速(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子装置(ide)、火线、通用闪存(ufs)、wi-fi、蓝牙或nvme。在一个示例中，连接器2300可以被配置为基于上述各种通信标准中的至少一个进行操作。

在一个示例中，存储器装置2200可以被配置作为各种非易失性存储器元件，诸如电可擦除可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)或自旋扭矩磁性ram(stt-mram)。

存储器控制器2100和存储器装置2200可以被集成到一个半导体装置中来构成存储器卡。例如，存储器控制器2100和存储器装置2200可以被集成到一个半导体装置中来构成诸如pc卡(个人计算机存储器卡国际协会(pcmcia))、紧凑型闪存卡(cf)、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc、mmcmicro或emmc)、sd卡(sd、minisd、microsd或sdhc)或通用闪存(ufs))的存储器卡。

图21是图示了基于所公开技术的一些实现的应用存储装置的固态驱动器(ssd)系统的框图。

参考图21，ssd系统3000包括主机3100和ssd3200。ssd3200通过信号连接器3001与主机3100交换信号sig，并且通过功率连接器3002接收功率pwr。ssd3200包括ssd控制器3210、多个闪速3221至322n、辅助功率装置3230和缓冲存储器3240。

基于所公开技术的一些实现，ssd控制器3210可以执行参考图1描述的存储器控制器200的功能。

ssd控制器3210可以响应于从主机3100接收的信号sig来控制多个闪存3221至322n。在一个示例中，信号sig可以是基于主机3100和ssd3200之间的接口的信号。例如，信号sig可以是由诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(mcm)、外围部件互连(pci)、pci快速(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子装置(ide)、火线、通用闪存(ufs)、wi-fi、蓝牙或nvme的接口中的至少一个限定的信号。

辅助功率装置3230通过功率连接器3002连接到主机3100。辅助功率装置3230可以从主机3100接收功率pwr并且可以充电。当来自主机3100的功率供应不平稳时，辅助功率装置3230可以提供ssd3200的功率。在一个示例中，辅助功率装置3230可以位于ssd3200中或者可以位于ssd3200外部。例如，辅助功率装置3230可以位于主板上并且可以向ssd3200提供辅助功率。

缓冲存储器3240作为ssd3200的缓冲存储器进行操作。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如dram、sdram、ddrsdram、lpddrsdram和gram的易失性存储器或者诸如fram、reram、stt-mram或pram的非易失性存储器。

图22是图示基于所公开技术的一些实现的应用存储装置的用户系统的示例的框图。

参考图22，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可以驱动用户系统4000中包括的部件、操作系统(os)、用户程序等。在一个示例中，应用处理器4100可以包括可以控制用户系统4000中包括的部件的控制器、接口、图形引擎等。应用处理器4100可以被提供为片上系统(soc)。

存储器模块4200可以作为用户系统4000的主存储器、操作存储器、缓冲存储器或高速缓存存储器进行操作。在一些实现中，存储器模块4200可以包括易失性随机存取存储器(诸如dram、sdram、ddrsdram、ddr2sdram、ddr3sdram、lpddrsdarm、lpddr2sdram或lpddr3sdram)。在一些实现中，存储器模块4200可以包括非易失性随机存取存储器(诸如pram、reram、mram或fram)。在一个示例中，应用处理器4100和存储器模块4200可以基于叠层封装(pop)来被封装并且被提供为一个半导体封装。

网络模块4300可以与外部装置通信。在一个示例中，网络模块4300可以支持无线通信，诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进、wimax、wlan、uwb、蓝牙或wi-fi。在一个示例中，网络模块4300可以被包括在应用处理器4100中。

存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。备选地，存储模块4400可以将存储在存储模块4400中的数据发送到应用处理器4100。在一个示例中，存储模块4400可以实现为非易失性半导体存储器元件(诸如相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、nand闪存、nor闪存或三维nand闪存)。在一个示例中，存储模块4400可以被提供作为诸如存储器卡的可移除存储装置(可移除驱动器)以及用户系统4000的外部驱动。

在一个示例中，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参考图1描述的存储器装置100相同地操作。存储模块4400可以类似于参考图1描述的存储装置50进行操作。

用户接口4500可以包括用于向应用处理器4100输入数据或指令或用于向外部装置输出数据的接口。在一个示例中，用户接口4500可以包括用户输入接口(诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器或压电元件)。用户接口4500可以包括用户输出接口(诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器或电机)。

尽管已参考本专利文件中讨论的实施例和附图描述了所公开的技术，但是所公开的技术不限于上述实施例，并且可以进行各种改变和修改。

在上述实施例中，至少一些步骤可以可选地被执行或省略。另外，每个实施例中的步骤不必按顺序进行，并且顺序可以改变。