1.一种控制芯片的断电保护电路，其特征在于，所述断电保护电路包括硬件看门狗芯片、第一控制电路、第二控制电路和第一滤波电容；
所述第一控制电路的第一端与电源输入端电连接，所述第一控制电路的第二端与所述硬件看门狗芯片的复位信号输出引脚电连接，所述第一控制电路的第三端与所述控制芯片的电源引脚电连接；
所述第二控制电路的第一端与所述电源输入端电连接，所述第二控制电路的第二端分别与所述控制芯片的电源引脚和所述第一滤波电容的一端电连接，所述第一滤波电容的另一端接地；
所述硬件看门狗芯片的周期信号输入端与所述控制芯片的周期信号输出端电连接；
当所述硬件看门狗芯片能够接收到所述控制芯片输出的周期信号时，所述硬件看门狗芯片的复位信号输出引脚产生高电平信号；
其中，所述第一控制电路用于根据所述高电平信号给所述控制芯片的电源引脚供电，所述第一滤波电容用于存储电能，所述第二控制电路不工作；
当所述硬件看门狗芯片接收不到所述控制芯片输出的周期信号时，所述硬件看门狗芯片的复位信号输出引脚产生低电平信号；
其中，所述第一控制电路不工作，所述控制芯片处于断电状态；
所述第二控制电路用于泄放所述第一滤波电容中的电能。
2.如权利要求1所述的控制芯片的断电保护电路，其特征在于，所述第一控制电路包括第一晶体管和第二晶体管；
所述第一晶体管分别与所述第二晶体管、所述电源输入端和所述控制芯片的电源引脚电连接；
所述第二晶体管与所述硬件看门狗芯片的复位信号输出引脚电连接。
3.如权利要求2所述的控制芯片的断电保护电路，其特征在于，所述第一晶体管为pmos管，所述第二晶体管为npn型三极管；
所述第一控制电路还包括第一电阻和第二电阻；
所述第一晶体管的源极与所述电源输入端电连接，所述第一晶体管的漏极与所述控制芯片的电源引脚电连接，所述第一晶体管的栅极与所述第二晶体管的集电极电连接；
所述第一电阻的一端与所述硬件看门狗芯片的复位信号输出引脚电连接，所述第一电阻的另一端分别与所述第二电阻的一端和所述第二晶体管的基极电连接，所述第二电阻的另一端和所述第二晶体管的发射极均接地。
4.如权利要求3所述的控制芯片的断电保护电路，其特征在于，所述第二控制电路包括第三晶体管；
所述晶体管分别与所述电源输入端、所述控制芯片的电源引脚和接地端电连接。
5.如权利要求4所述的控制芯片的断电保护电路，其特征在于，所述断电保护电路还包括第三电阻；
所述第三晶体管为nmos管；所述第二控制电路还包括第四电阻；
所述第三电阻的一端分别与所述电源输入端和所述第一晶体管的源极电连接，所述第三电阻的另一端分别与所述第一晶体管的栅极和所述第三晶体管的栅极电连接，所述第三晶体管的漏极与所述第四电阻的一端电连接，所述第四电阻的另一端与所述控制芯片的电源引脚电连接，所述第三晶体管的源极接地。
6.如权利要求1所述的控制芯片的断电保护电路，其特征在于，所述断电保护电路还包括第二滤波电容；
所述第二滤波电容的一端分别与所述电源输入端和所述硬件看门狗芯片的电源输入引脚电连接，所述第二滤波电容的另一端接地；和/或，
所述周期信号包括方波周期信号。
7.如权利要求1至6中任意一项所述的控制芯片的断电保护电路，其特征在于，所述硬件看门狗芯片的复位信号输出引脚在产生所述低电平信号的设定时间后，自动产生所述高电平信号以触发所述控制芯片进行复位重启。
8.一种控制芯片的软件升级电路，其特征在于，所述软件升级电路包括权利要求1至7所述的控制芯片的断电保护电路，所述软件升级电路还包括连接单元；
所述连接单元的一端与所述电源输入端电连接，所述连接单元的另一端与所述控制芯片的电源引脚电连接；
当不需要对所述控制芯片进行软件升级时，所述连接单元处于断开状态；
当需要对所述控制芯片进行软件升级时，所述控制芯片用于控制所述连接单元闭合。
9.如权利要求8所述的控制芯片的软件升级电路，其特征在于，所述连接单元包括计时控制电路；
其中，所述计时控制电路在闭合设定时间后自动断开。
10.一种控制系统，其特征在于，所述控制系统包括权利要求8或9所述的控制芯片的软件升级电路，所述控制系统还包括所述控制芯片。
11.如权利要求10所述的控制系统，其特征在于，所述控制芯片包括微控制器。