一种三值忆容器的电路模型的制作方法

本实用新型属于电路设计技术领域，涉及一种三值忆容器的电路模型，具体涉及一种物理可实现、具有忆容器特性的三值忆容器等效电路模型。

背景技术：

忆容器(或称记忆电容器)是继忆阻器之后提出的一类具有记忆特性的无源二端口非线性电路元件，其电路特性取决于自身的历史条件。与忆阻器相比，忆容器能够储存能量，在数据读写和存储方面丢失的数据更少。由于忆容器是在纳米尺度下的器件，具有体积小、能耗低、断电还不易丢失的优点，可应用于非遗失性存储以及学习、适应和自发行为仿真等领域，此外，忆容器可应用于非线性电路中，以此产生动力学特性更为复杂的混沌振荡电路，可应用于通信工程、密码学等诸多领域。

由于目前记忆器件的物理实现还停留在实验室阶段，尚未进入商业化生产阶段，所以还无法从市场直接购得实际的记忆器件，为了对记忆元件所构成的电路和系统进行仿真研究，建立与其相关的模型是非常重要的。目前，虽已报导了少量忆容器的数学模型，但大多数模型都只停留在理论分析与仿真验证，而很少由硬件电路构成的等效电路，有的模型较复杂，导致实际应用中难以实现；有的误差较大，难以精确模拟实际忆容器的特性。此外，相较于连续忆容器，三值及多值忆容器的研究需求越来越大，因此，建立三值忆容器的数学模型并搭建其等效电路模型是十分有意义的。

技术实现要素：

针对现有技术的不足，本实用新型提出了一种新的三值忆容器等效电路模型。

一种三值忆容器电路，包括集成运算放大器U1、集成运算放大器U2、电压比较器U3、乘法器U4。

所述的集成运算放大器U1的第1引脚与第一电容C1的一端相连；第2引脚与第一电容C1的另一端和第一电阻R1的一端相连，第一电阻R1的另一端与激励电压V(t)相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二电阻R2的一端、第三电阻R3的一端和第四电阻R4的一端相连，第二电阻R2的另一端与第1引脚相连，第三电阻R3的另一端与-0.25V电压相连；第7引脚与第四电阻R4的另一端相连；第8引脚与第五电阻R5的一端相连；第9引脚与第五电阻R5的另一端、第六电阻R6的一端、第七电阻R7的一端相连，第六电阻R6的另一端与第1引脚相连，第七电阻R7的另一端与+0.25V电压相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第八电阻R8的一端、第九电阻R9的一端相连，第九电阻R9的另一端与电压比较器U3的第1引脚相连；第14引脚与第八电阻R8的另一端相连。

所述的集成运算放大器U2的第1引脚与第十二电阻R12的一端相连；第2引脚与第十二电阻R12的另一端、第十三电阻R13的一端相连，第十三电阻R13的另一端与电压比较器U3的第7引脚相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第十四电阻R14的一端、第十五电阻R15的一端、第十六电阻R16的一端、第十七电阻R17的一端相连，第十四电阻R14的另一端与-0.025V电压相连，第十五电阻R15的另一端与集成运算放大器U1的第14引脚相连，第十六电阻R16的另一端与集成运算放大器U2的第1引脚相连；第7引脚与第十七电阻R17的另一端相连；第8引脚与第十八电阻R18的一端相连；第9引脚与第十八电阻R18的另一端、第十九电阻R19的一端相连，第十九电阻R19的另一端与乘法器U4的第7引脚相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第二十电阻R20的一端、第二十一电阻R21的一端相连，第二十一电阻R21的另一端与第8引脚相连；第14引脚与第二十电阻R20的另一端相连。

所述的电压比较器U3的第1引脚与第九电阻R9的另一端、第十电阻R10的一端相连；第2引脚接地；第3引脚与集成运算放大器U1的第7引脚相连；第4引脚接负15伏电源；第5引脚接地；第6引脚与集成运算放大器U1的第8引脚相连；第7引脚与第十一电阻R11的一端、第十三电阻R13的另一端相连；第8引脚与第十电阻R10的另一端、第十一电阻R11的另一端、正15伏电源相连。

所述的乘法器U4的第1引脚与集成运算放大器U2的第7引脚相连；第2引脚接地；第3引脚与激励电压V(t)相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第十九电阻R19的另一端相连；第8引脚接正15伏电源。

所述的集成运算放大器U1和集成运算放大器U2采用LF347；电压比较器U3采用LM393；乘法器U4采用AD633AN。

本实用新型设计了一种具有物理可实现性和丰富的忆容器特性的三值忆容器电路模型，该模型含有2个集成运算放大器芯片、1个电压比较器芯片、1个乘法器，原理简单、结构清晰、易于实现。该电路模型可用于三值忆容器电路的实验以及应用，在高密度非易失性存储器以及非线性电路等诸多领域中的应用具有重要意义。

附图说明

图1是本实用新型的等效电路框图。

图2是本发明模拟等效电路原理图。

具体实施方式

下面结合附图对本实用新型优选实施例作详细说明。

本实用新型设计的三值忆容器电路模型，利用模拟电路实现忆容器模型的三种容值状态。本实用新型利用集成运算放大器、电压比较器和模拟乘法器电路实现忆容器特性中的相应运算，其中，集成运算放大器主要用于实现电压的积分运算、比例运算、反相求和运算。电压比较器用于实现电压大小的比较。模拟乘法器用于实现激励电压V(t)和的乘积运算。

本实用新型的理论出发点是得到一个分段线性函数描述的磁控忆容器模型的数学表达式:

在上式两边对时间进行微分,可得

其中为磁控忆容器的忆容,即

如图1所示，本实例对三值忆容器等效电路包括集成运算放大器芯片U1、集成运算放大器芯片U2、电压比较器U3、乘法器U4。激励电压V(t)经过集成运算放大器芯片U1得到负的磁通量负磁通量和-0.25V电压经过集成运算放大器芯片U1得到变量变量和0.25V电压经过集成运算放大器芯片U1得到变量变量通过电压比较器U3得到饱和输出电压Usat1。变量通过电压比较器U3得到饱和输出电压Usat2。变量Usat1算放大器芯片U1得到变量变量Usat2通过集成运算放大器芯片U2得到变量变量和-0.025V电压通过集成运算放大器芯片U2得到忆容值忆容值和激励电压V(t)通过乘法器U4得到变量0.1q(t)。变量0.1q(t)通过运算放大器芯片U2得到变量-q(t)。变量-q(t)通过运算放大器芯片U2得到变量q(t)。最后通过示波器观察激励电压V(t)和电荷q(t)的伏库特性关系。集成运算放大器芯片U1主要实现积分运算、反相比例运算和反相求和运算；集成运算放大器芯片U2主要实现反相比例运算和反相求和运算；电压比较器U3实现电压大小的比较；乘法器U4实现两信号的相乘运算。U1、U2采用LF347，U3采用LM393，U4采用AD633，LF347、LM393和AD633均为现有技术。

如图2所示，集成运算放大器芯片U1内集成4个运算放大器，其中第1、2、3引脚对应的运算放大器与电阻R1和电容C1构成积分运算电路，用于实现对激励电压V(t)的积分，其中设置电容C1的初始电压为-0.4V，即U1引脚1的输出为：

集成运算放大器U1的第5、6、7引脚对应的运算放大器与电阻R2、R3、R4构成反相比例求和运算电路，用于实现对负的磁通量和-0.25V电压的反相比例求和，即U1引脚7的输出为：

集成运算放大器U1的第8、9、10引脚对应的运算放大器与电阻R5、R6、R7构成反相比例求和运算电路，用于实现对负的磁通量和+0.25V电压的反相比例求和，即U1引脚8的输出为：

集成运算放大器U1的第12、13、14引脚对应的运算放大器与电阻R8、R9构成反相比例运算电路，用于实现对Usat1的反相比例运算，即U1引脚14的输出为：

集成运算放大器U2的第1、2、3引脚对应的运算放大器与电阻R12、R13构成反相比例运算电路，用于实现对Usat2的反相比例运算，即U2引脚1的输出为：

集成运算放大器U2的第5、6、7引脚对应的运算放大器与电阻R14、R15、R16、R17构成反相求和运算电路，用于实现对和-0.25V电压的反相求和，得到忆容值即U2引脚7的输出为：

乘法器U4的型号为AD633，用以实现激励电压V(t)和忆容值的乘积运算，即U4输出端W引脚的输出为：

集成运算放大器U2的第8、9、10引脚对应的运算放大器与电阻R18、R19构成反相比例运算电路，用于实现对0.1q(t)的反相比例运算，即U2引脚8的输出为：

集成运算放大器U2的第12、13、14引脚对应的运算放大器与电阻R20、R21构成反相比例运算电路，用于实现对-q(t)的反相比例运算，即U2引脚14的电压为：

电压比较器U3的第1、2、3引脚对应的电压比较器1与电阻R10构成的电压比较电路，用于实现对和参考接地电压的比较，即U3引脚1的输出电压为Usat1。

电压比较器U3的第5、6、7引脚对应的电压比较器2与电阻R11构成的电压比较电路，用于实现对和参考接地电压的比较，即U3引脚7的输出电压为Usat2。

集成运算放大器U1的第1引脚与第一电容C1的一端连接，并作为负的磁通量的输出端；第2引脚与第一电容C1的另一端与第一电阻R1的一端连接，第一电阻R1的另一端与激励电压V(t)连接；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二电阻R2的一端、第三电阻R3、第四电阻R4的一端相连，第二电阻R2的另一端与第1引脚相连，第三电阻R3的另一端与-0.25V电压相连；第7引脚与第四电阻R4的另一端连接，并作为的输出端。第8引脚与第五电阻R5的一端连接，并作为的输出端；第9引脚与第五电阻R5的另一端、第六电阻R6的一端、第七电阻R7的一端连接，第六电阻R6的另一端与第1引脚相连，第七电阻R7的另一端与+0.25V电压相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第八电阻R8的一端、第九电阻R9的一端相连；第10引脚与第八电阻R8的另一端连接，并作为的输出端。

集成运算放大器U2的引脚1与第十二电阻R12的一端连接，并作为的输出端；第2引脚与第十二电阻R12的另一端、第十三电阻R13的另一端相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第十四电阻R14的一端、第十五电阻R15的一端、第十六电阻R16的一端、第十七电阻R17的一端相连，第十四电阻R14与-0.025V电压相连，第十五电阻R15的另一端与集成运算放大器U1的第14引脚相连，第十六电阻R16的另一端与集成运算放大器U2的第1引脚相连；第7引脚与第十七电阻R17的另一端连接，并作为的输出端；第8引脚与第十八电阻R18的一端连接，并作为-q(t)的输出端；第9引脚与第十八电阻R18的另一端、第十九电阻R19的一端相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第二十电阻R20的一端、第二十一电阻R21的一端相连，第二十一电阻R21的另一端与第8引脚相连；第14引脚与第二十电阻R20的另一端连接，并作为q(t)的输出端。

电压比较器U3的第1引脚与第九电阻R9的另一端、第十电阻R10的一端相连，并作为Usat1的输出端；第2引脚接地；第3引脚与集成运算放大器U1的第7引脚相连；第4引脚接负15伏电源；第5引脚接地；第6引脚与集成运算放大器U1的第8引脚相连；第7引脚与第十一电阻R11的一端、第十三电阻R13的一端相连，并作为Usat2的输出端；第8引脚与第十电阻R10的另一端、第十一电阻R11的另一端、正15伏电源相连。

乘法器U4的第1引脚与集成运算放大器U2的第7引脚相连；第2引脚接地；第3引脚与激励电压V(t)相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第十九电阻R19的另一端相连，并作为0.1q(t)的输出端；第8引脚接正15伏电源。

本领域的普通技术人员应当认识到，以上实施例仅是用来验证本实用新型，而并非作为对本实用新型的限定，只要是在本实用新型的范围内，对以上实施例的变化、变形都将落在本实用新型的保护范围内。