可反复应用于高速验证的FPGA子板的制作方法

本实用新型涉及一种soc芯片的验证平台方案，尤其是一种应用于soc芯片的fpga验证板。

背景技术：

soc数字正向设计需要通过fpga来进行功能验证。目前fpga验证板的主要手段是将fpga与外围模块设计在同一块pcb板上，称之fpga功能一体板，该pcb板会集成很多功能模块。

因此带来的缺点如下：不同设计的fpga验证板需要集成不同的外围模块，因此同一块fpga验证板无法满足不同设计的fpga验证需求。fpga芯片采购成本非常高，且采购周期长，一旦焊接在一块验证板上就无法再拆卸使用，每新开一个项目，需要重新设计满足该项目需求的fpga验证板，造成时间和研发成本的浪费。

技术实现要素：

针对现有技术中存在的不足，本实用新型提供一种可反复应用于高速验证的fpga子板，fpga子板上仅集成fpga芯片、存储配置芯片、下载接口以及高速接插件等，与之对应的功能板称之为pcb母板，pcb母板可根据不同项目不同功能单独设计，而fpga子板可反复使用。本实用新型采用的技术方案是：

一种可反复应用于高速验证的fpga子板，包括一以接插方式连接于pcb母板上的fpga子板；

所述fpga子板上设有fpga芯片、网表下载接口、存储配置芯片、高速接插件、电源接口；

fpga芯片的全部i/o端口连接至高速接插件；fpga芯片的电源端口连接电源接口；fpga芯片的jtag端口连接网表下载接口；fpga芯片的存储端口连接存储配置芯片；

fpga子板通过各高速接插件连接至pcb母板。

进一步地，各高速接插件分布于fpga芯片四周。

进一步地，fpga子板的pcb板为多层板，每相邻两个信号层之间设置一个电源与接地层；

进一步地，fpga子板的pcb板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计。

进一步地，fpga芯片的各i/o端口至高速接插件相应管脚的信号线长度等长或误差小于10mil。

进一步地，fpga芯片不同块的i/o端口通过蛇形线走线。

进一步地，对于高速接插件的管脚，每相邻的信号线间添加一个接地线。

进一步地，存储配置芯片为非易失性的flash芯片。

进一步地，网表下载接口为jtag接口。

本实用新型的优点在于：

1）fpga子板按照高速板标准设计，充分考虑信号完整性以及进行pcb设计仿真；fpga子板与pcb母板间通过高速接插件连接；因此该fpga子板与pcb母板结合的应用效果与fpga功能一体板一样，优点是性能得到保证，fpga子板可应用于不同的项目，带来开发周期和开发成本的节省；该fpga子板方案可适用所有的fpga芯片。

2）fpga子板设计充分考虑信号完整性，信号线的阻抗设计约为50欧姆；pcb布局布线完后进行pcb仿真，最高信号传输速度达gpbs，符合高速板的设计需求。

附图说明

图1为本实用新型的结构组成示意图。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明。

本实用新型提出一种可反复应用于高速验证的fpga子板，如图1所示，包括一以接插方式连接于pcb母板1上的fpga子板2；

所述fpga子板2上设有fpga芯片201、网表下载接口202、存储配置芯片203、高速接插件204、电源接口205；

fpga芯片201的全部i/o端口连接至分布于fpga芯片201四周的高速接插件204；fpga芯片201的电源端口连接电源接口205；fpga芯片201的jtag端口连接网表下载接口202；fpga芯片201的存储端口连接存储配置芯片203；

fpga子板2通过各高速接插件204连接至pcb母板1；

所述fpga芯片201用于加载设计生成的网表，实现设计功能；

通过网表下载接口202将设计网表下载到非易失性的存储配置芯片203中，上电后从存储配置芯片203加载设计网表到fpga芯片201；

所述高速接插件204用于将fpga芯片的通过i/o端口连接到pcb母板1；

所述电源接口205，连接至pcb母板1，实现fpga子板2的供电；

所述pcb母板1，为实现设计项目功能的pcb板，可集成不同外围功能模块；

fpga子板2的pcb板设计：

1）fpga子板2的pcb板为多层板，层数为4层板-20层板之间，可根据实际fpga芯片的i/o端口数量进行设计多层板，每相邻两个信号层之间添加一个电源与接地层；

2）fpga子板2的pcb板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计；相邻信号线间距满足3w准则；

3）fpga芯片201的全部i/o端口全部引接到高速接插件上，fpga芯片201不同块的i/o端口通过蛇形线走线，使得各i/o端口至高速接插件相应管脚的信号线长度等长或误差小于10mil，以满足高速通信时各信号线的同步性；蛇形线是指弯弯曲曲的走线，避免直角走线影响高速信号传输，也方便调节各i/o端口至高速接插件相应管脚的信号线长度等长；

4）高速接插件204中分划处一个部分作为电源接口205；

5）高速接插件204的管脚定义时，每相邻的信号线间添加一个接地线；

6）fpga芯片201外挂一片flash芯片，作为存储配置芯片203，用于存放fpga设计网表，每次掉电后上电时，fpga芯片可自行加载flash芯片中的设计网表，实现验证功能。

7）网表下载接口202为jtag接口，用于在线从pc机上位机软件下载设计网表存放至非易失性存储配置芯片203。