一种实现U2接口转3UVPX接口的转接板的制作方法

本实用新型属于固态存储技术领域,涉及u.2接口转3uvpx接口转接技术，特别涉及一种实现u.2接口转3uvpx接口的转接板。

背景技术：

u.2接口又称sff-8639接口，是由固态硬盘形态工作组织(ssdformfactorworkgroup)推出的接口规范。u.2不但能支持sata-express规范，还能兼容sas、sata等规范。所以可以简单认为u.2接口是四通道版本的sata-express接口，带宽走pcie3.0x4其理论带宽高达32gbps。而sata只有6gbps,比sata快了5倍之多

u.2的设备端接口融合了sata及sas接口的特点，中间用针脚填满了sata接口留下的空缺，并预留了l型防呆设计。支持nvme协议，甚至供电能力也提高了，这都有助于提高ssd性能。

vpx总线来源于vme总线，而vme总线诞生于30年前，结合了motorola公司versa总线电气标准和欧式卡机械封装标准，是一种开放式架构，在工业控制、信号处理和国防领域中得到了广泛应用。

但vme总线毕竟是30年前的技术，随着业界对总线技术传输带宽要求不断提高，vme总线渐渐显露弊端。为此，vita也先后推出vme64、vme64x、vme320等升级版本，遗憾的是，市场反应并不太理想。直到vpx总线出现，才彻底扭转了这个局面。

vpx总线采用高速串行总线技术替代了vme总线的并行总线技术。vpx总线引入了目前最新串行总线技术，例如：rapidio、pci-express和万兆以太网等，支持更高的背板带宽。vpx核心交换可以提供32对差分对，每对差分对理论上可以提供10gbps的数据交换能力，一个vpx模块理论上最高可以提供8gbyte/s的数据交换能力。

vpx总线还采用交换式结构替代vme的主控式结构。交换式结构使得系统整体性能不在受主控板的限制，提高了系统的整体性能。同时，在交换式结构下，处理器可以在任意的时间发送数据，而不需要等待总线后才发起传输，特别适合多处理器系统。

vme总线与vpx最重要的一个不同就是vpx总线采用了tyco公司开发的新一代7排multigigrt2连接器。multigigrt2连接器性能优异，不仅特性阻抗可控，插入损耗低，而且在传输速率高达6.25gbps时，串扰仍小于3％。multigigrt2连接器连接紧密而坚固，可以在军事和航空航天等恶劣环境中应用。

但面对复杂多变的应用环境，u.2盘不能满足用户对于存储接口的多元化需求。

技术实现要素：

针对现有技术的不足，本实用新型提出的技术方案能够将u.2接口转接为vpx接口，从而扩展了u.2盘在3uvpx平台上的应用。采用的具体技术方案如下：

本实用新型系统架构主要包含4个部分：3uvpx连接器101、pcie时钟选择电路102、pcieredrive/repeater再驱动器103、u.2连接器104。

所述3uvpx连接器101，由p0、p1、p2三组子连接器组成，3uvpx板卡连接器上定义1个8列7行rt2连接器p0和2个16列7行rt2连接器p1、p2。其中，p0为公用连接器，提供了维护管理总线、测试总线和电源信号；p1提供了32对差分对信号和8个单端信号；p2为用户自定义，既可以定义为差分信号，也可以定义为单端信号。

所述pcie时钟选择电路102，通过拨码开关(sw)可以切换u.2盘的时钟由系统时钟提供或主板板载时钟芯片来提供。该电路的作用可以提高兼容性，默认采用系统时钟，当系统时钟无法提供时，可切换为板载时钟。

所述pcieredrive/repeater再驱动器103，pcie传输过程中由于距离太远或连接器较多导致pcie3.0信号衰减，传输速度变慢，严重时导致系统降速为pcie2.0或pcie1.0。该电路的作用是通过redrive/repeater电路调节输入pcie信号的输出振幅和均衡值实现再驱动的目的，使模糊的眼图变的更加清晰，提高了pcie信号质量。

u.2连接器104，信号有电源，低速信号，时钟信号、高速信号。其中电源为直流12v。低速信号为单端gpio接口，用于控制，如通过gpio实现pcie复位和配置pcie信号为2路x2或1路x4，时钟信号为u.2盘提供pcie时钟，而高速信号共有6路，标准u.2接口包含2路sata/sas信号位置，4路pcie接口(可设置成2路x2或1路x4)信号位置。要求保护的技术方案如下：

一种实现u.2接口转3uvpx接口的转接板，其特征在于，包括：3uvpx连接器,pcie时钟选择电路,pcieredrive/repeater再驱动器,u.2连接器；

所述3uvpx连接器包括三组子连接器，其中，第一组子连接器为3uvpx板卡连接器上定义的1个8列7行rt2连接器，第二组、第三组子连接器分别为3uvpx板卡连接器上定义的2个16列7行rt2连接器；其中，第一组子连接器为公用连接器，提供维护管理总线、测试总线和电源信号；第二组子连接器提供32对差分对信号和8个单端信号；第三组子连接器，可以定义为差分信号或定义为单端信号中的任一种；

所述pcie时钟选择电路(102)，包括拨码开关(sw)，其中u.2盘的时钟由系统时钟提供或由主板板载时钟芯片来提供，默认采用系统时钟，当系统时钟无法提供时，通过拨码开关(sw)可切换为板载时钟；

所述pcieredrive/repeater再驱动器，包括redrive/repeater电路，通过redrive/repeater电路调节输入pcie信号的输出振幅和均衡值实现再驱动；

所述u.2连接器，包括电源，低速信号，时钟信号、高速信号，时钟信号为u.2盘提供pcie时钟。

进一步，所述u.2连接器电源为直流12v。

进一步，所述u.2连接器低速信号为单端gpio接口。

进一步，所述u.2连接器高速信号共有6路，包括2路sata/sas信号位置，4路pcie接口信号位置。

进一步，所述4路pcie接口信号位置，设置成2路x2或1路x4接口信号位置。

pcieredrive/repeater驱动器对pcie信号进行再驱动，提高信号质量。

pcie时钟选择电路为u.2盘pcie时钟来源提供多种来源，提高了产品的兼容性。

本实用新型将u.2接口与3uvpx接口实现转接,保留了两种接口的优点，可以提高产品的可维修性，提高产品寿命，实现了u.2盘拓展应用。

附图说明

图1为本实用新型一种实现u.2接口转3uvpx接口的转接板结构原理框图。

具体实施方式

为了更加清楚明白理解本实用新型的目的、技术方案和优点，下面结合附图和本实用新型的一种实施例，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

参阅图1，图1显示了u.2接口转为3uvpx接口的转接板原理框图。本实施例采用标准3uvpx结构，遵循vita规范标准,vpx和u.2连接器作为对外物理接口。

3uvpx连接器101，采用vita规范定义的连接器，共分为三种(这里te的型号)：p0型号为1410189-3,p1型号为1410187-4，p2型号为1410188-3，p2连接器无信号连接。p0不仅提供dc12v作为u.2盘工作提供12v电源输入，还提供了u.2盘工作所需的复位信号和系统时钟。p1连接器前4组信号位置接u.2盘pcie3.0x4，实现了u.2接口到3uvpx接口转接，由于p1为高速连接器可以将u.2盘的读写速度快的特点完全发挥出来，pcie3.0x4其理论带宽高达32gbps，同时vpx全部采用的multigigrt2连接器具有连接紧密坚固、插入损耗小和误码率低的优点，兼容了两种连接器的优点。pcie时钟选择电路102板载时钟型号为sqpcie100，输出hcsl电平，时钟频率为100mhz。pcieclockbuffer型号为9dml0441akilf，2路hcsl信号输入，4路100mhzlp-hcsl信号输出，本实施例使用2路hcsl信号输入，其中一路来自cpu主板系统时钟输出，一路来自板载sqpcie100时钟芯片输出，通过拨码开关(sw)可以选择u.2盘的工作时钟为板载时钟或系统时钟，使该转接板可以兼容多种方案的cpu主板，提高了产品的兼容性。pcieredrive/repeater再驱动器103功能为对pcie信号进行再驱动，增强信号质量。u.2连接器104型号为151124-0001molexsff-8639母头连接器。另外由于3uvpx存储板卡使用寿命主要取决于u.2盘的使用寿命，3uvpx板卡(转接板+u.2盘)到达生命周期后，可更换新的u.2盘继续使用，提高了3uvpx板卡使用寿命。在产品损坏时，也可以直接更换新的u.2盘，提高了产品的可维修性。