数据搬移装置与有重叠的数据搬移方法与流程

本发明是有关于一种数据处理电路，且特别是有关于一种数据搬移装置与有重叠的数据搬移方法。

背景技术：

在图形处理单元(graphicsprocessingunit，gpu)、人工智能(artificialintelligence,ai)芯片或是其他数据处理电路(装置)中，块级搬移(blockleveltransfer，blt)是一种常见的存储器操作。块级搬移是指，在虚拟地址空间中，一个连续的存储器区域(源块)的数据整个搬移到另外一个连续的存储器区域(目的块)。

图1是说明在虚拟地址空间中，没有相互重叠的来源块10和目的块20的示意图。在实现块级搬移时，数据处理电路通常会把来源块10和目的块20划分为许多固定大小的小块(tile)。如图1所示，来源块10被分为许多小块(虚线块)，而目的块20的小块的数量相同于来源块10的小块的数量。数据的搬移是基于小块去完成的。如果来源块10和目的块20之间没有地址空间重叠，那么来源块10的这些小块可以被并行地搬移至目的块20，这种并行的数据搬移不会引入任何“读后写(writeafterread，war)”的灾难。数据拷贝时，每个小块的执行先后顺序不会影响最终结果。亦即，小块间的执行顺序可以乱序。

图2是说明在虚拟地址空间中，来源块10和目的块20相互重叠的示意图。在对图2所示来源块10进行块级搬移任务时，如果对来源块10的这些小块并行地进行数据搬移，会发生数据war的灾难。

对于图2所示来源块10和目的块20相互重叠的状况，即使每次只搬移一个小块(tile，即图2所示虚线块)，为了防止来源块10的原始数据在读取前被破坏，也需要按照一定的小块顺序来进行数据搬移。以图2为例，如果我们先进行“从在来源块10中地址a1的小块搬至在目的块20中地址c2的小块”，则来源块10的小块c2的原始数据就丢失了。接下来，当进行“从在来源块10中地址c2的小块搬至在目的块20中地址e3的小块”时，小块c2的数据实际上已经变成了a1的数据，导致最终结果错误。但如果先进行“从在来源块10中地址c2的小块搬至在目的块20中地址e3的小块”，之后再进行“从在来源块10中地址a1的小块搬至在目的块20中地址c2的小块”，则能保证数据的正确性。所以，对于图2的例子来说，正确的数据搬移的顺序为从下到上，逐行(row)搬移。在一行内的小块(tile)搬移顺序不会影响最终结果。

然而，数据处理电路(装置)通常都有多个硬件处理单元(以下称为小块(tile)处理单元)来处理小块(tile)的数据搬移。如果只打开一个tile处理单元(按照正确顺序来进行小块搬移)，就不会发生错误。但是，此时其它tile处理单元处于闲置状态，浪费了宝贵的硬件资源。

在进行块级搬移时，在来源块10和目的块20相互重叠的状况下，已知的数据处理电路(装置)对这些小块(tile)是不做并行处理的。已知的数据处理电路(装置)是致能一个tile处理单元，以一个小块一个小块的方式完成所有小块的数据搬移工作。无论如何，已知的数据处理电路(装置)对块级搬移(blt)的执行效率太低，因为部分硬件资源都处于闲置状态。再者，这样的数据搬移方式无法完全利用对显示适配器存储器的高带宽。

须注意的是，“背景技术”段落的内容是用来帮助了解本发明。在“背景技术”段落所揭露的部分内容(或全部内容)可能不是所属技术领域中普通技术人员所知道的已知技术。在“背景技术”段落所揭露的内容，不代表该内容在本发明申请前已被所属技术领域中普通技术人员所知悉。

技术实现要素：

本发明提供一种数据搬移装置与有重叠的数据搬移方法，其可以藉由多个小块(tile)处理电路对多个小块并行地进行数据搬移。

本发明的数据搬移装置用以搬移有重叠的数据。所述数据搬移装置包括一个命令分割器(commandsplitter)电路以及多个小块处理电路。命令分割器电路被配置为接收块级搬移(blockleveltransfer，blt)命令。命令分割器电路可以将块级搬移命令分为多个小块搬移任务，以及将这些小块搬移任务分为多个批次。命令分割器电路可以派发这些批次中的一个目前批次的这些小块搬移任务给这些小块处理电路。这些小块处理电路可以执行目前批次的这些小块搬移任务，而将在来源块的多个来源小块中的多个第一对应小块的数据读取至这些小块处理电路(作为多个快取小块数据)。在目前批次的这些小块搬移任务都已被这些小块处理电路执行后，命令分割器电路才会派发这些批次中的一个下一批次的这些小块搬移任务给这些小块处理电路。

本发明的有重叠的数据搬移方法包括：由命令分割器电路接收块级搬移命令；由命令分割器电路将块级搬移命令分为多个小块搬移任务，以及将这些小块搬移任务分为多个批次；派发这些批次中的一个目前批次的这些小块搬移任务；由多个小块处理电路执行目前批次的这些小块搬移任务，而将在来源块的多个来源小块中的多个第一对应小块的数据读取至这些小块处理电路(作为多个快取小块数据)；以及在目前批次的这些小块搬移任务都已被这些小块处理电路执行后，由命令分割器电路派发这些批次中的一个下一批次的这些小块搬移任务给这些小块处理电路。

基于上述，本发明诸实施例所述命令分割器电路可以将一个块级搬移命令分为多个小块搬移任务，以及将这些小块搬移任务分为多个批次。在命令分割器电路将一个批次(目前批次)的小块搬移任务派发给多个小块处理电路后，命令分割器电路会暂停派发小块搬移任务。在目前批次的小块搬移任务的对应小块的数据都已被读取至这些小块处理电路后，命令分割器电路才会将另一个批次(下一批次)的小块搬移任务派发给这些小块处理电路。因此，命令分割器电路可以藉由多个小块处理电路对多个小块并行地进行数据搬移。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是说明在虚拟地址空间中，没有相互重叠的来源块和目的块的示意图。

图2是说明在虚拟地址空间中，来源块和目的块相互重叠的示意图。

图3是依照本发明的一实施例的一种数据搬移装置的电路方块(circuitblock)示意图。

图4是依照本发明的一实施例的一种有重叠的数据搬移方法的流程示意图。

图5是依照本发明的另一实施例的一种数据搬移装置的电路方块示意图。

图6是依照本发明的一实施例说明图5所示缓冲器的内容示意图。

符号说明

10：来源块

20：目的块

100：存储器

300、500：数据搬移装置

310、510：命令分割器电路

320、320_1、320_m：小块处理电路

321：小块处理单元

322：缓冲器

323：快取电路

520_1、520_n：群组

a1、c2、e3：地址

blt_batch_done：批次完成信号

blt_cmd：块级搬移命令

s410～s470：步骤

具体实施方式

在本案说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求书)中提及的“第一”、“第二”等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。

图3是依照本发明的一实施例的一种数据搬移装置300的电路方块(circuitblock)示意图。数据搬移装置300可以搬移有重叠的数据。举例来说，数据搬移装置300可以将来源块10的数据搬移至目的块20。其中，来源块10与目的块20被存放在存储器100中。当来源块10与目的块20没有重叠时，图1的相关说明可以被参照。当来源块10部分重叠于目的块20时，图2的相关说明可以作为一个范例。在图3所示实施例中，数据搬移装置300包括一个命令分割器(commandsplitter)电路310与多个小块(tile)处理电路320。这些小块处理电路320的数量可以依照设计需求来决定。

图4是依照本发明的一实施例的一种有重叠的数据搬移方法的流程示意图。请参照图3与图4。在步骤s410中，命令分割器电路310可以接收块级搬移(blockleveltransfer，blt)命令blt_cmd。在步骤s420中，命令分割器电路310可以将块级搬移命令blt_cmd分为多个小块(tile)搬移任务，以及将这些小块搬移任务分为多个批次。命令分割器电路310可以从这些批次中选择一个批次作为“目前批次”。

举例来说，在地址空间中，当来源块10的首行地址先于目的块20的首行地址时，命令分割器电路310可以用“从后行到先行”的顺序派发这些批次。以图2所示来源块10与目的块20为例，因为来源块10的首行地址“1”先于目的块20的首行地址“2”，所以命令分割器电路310可以用“从后行到先行”的顺序(亦即从来源块10的行地址“8”至来源块10的行地址“1”)派发这些批次。在另一些应用情境中，当来源块10的首行地址后于目的块20的首行地址时，命令分割器电路310可以用“从先行到后行”的顺序派发这些批次。

来源块10的这些小块(来源小块)在地址空间中可以被分为多个来源行(row)。每一个批次(例如目前批次)的这些小块搬移任务对应于这些来源行中的至少一行。“将这些小块搬移任务分为多个批次”的实施方式可以依照设计需求与快取(cache)空间来决定。举例来说，在一些实施例中，命令分割器电路310可以将图2所示来源块10的行地址“8”的所有小块搬移任务分设第一个批次，以及将图2所示来源块10的行地址“7”的所有小块搬移任务设为第二个批次。以此类推，命令分割器电路310可以将图2所示来源块10的行地址“1”的所有小块搬移任务设为第八个批次。在另一些实施例中，命令分割器电路310可以将图2所示来源块10的行地址“8”与“7”的所有小块搬移任务设为第一个批次，以及将图2所示来源块10的行地址“6”与“5”的所有小块搬移任务设为第二个批次。以此类推，命令分割器电路310可以将图2所示来源块10的行地址“2”与“1”的所有小块搬移任务设为第四个批次。

请参照图3与图4。在步骤s430中，命令分割器电路310可以派发“目前批次”的这些小块搬移任务给这些小块处理电路320。这些小块处理电路320的每一个具有快取。在步骤s440中，这些小块处理电路320可以并行地执行“目前批次”的这些小块搬移任务，而将在来源块10的多个来源小块中的多个第一对应小块的数据读取至这些小块处理电路320的快取中(作为多个快取小块数据)。

举例来说，假设这些小块处理电路320每一个的快取可以存放八个小块的数据，且假设这些小块处理电路320的数量为两个。请参照图2与图3。基此设定条件，在一些实施例中，第一个批次可以包括来源地址为a8、b8、c8、d8、e8、f8、g8与h8的小块搬移任务，其中第一个小块处理电路320可以处理“a8搬移至c9”、“c8搬移至e9”、“e8搬移至g9”与“g8搬移至i9”的小块搬移任务，而第二个小块处理电路320可以处理“b8搬移至d9”、“d8搬移至f9”、“f8搬移至h9”与“h8搬移至j9”的小块搬移任务。因此，这些小块处理电路320可以并行地执行第一个批次的这些小块搬移任务，而将在来源块10的多个对应小块a8、b8、c8、d8、e8、f8、g8与h8的数据读取至这些小块处理电路320的快取中。其余批次可以参照第一个批次来类推，故不再赘述。

再举例来说，假设这些小块处理电路320每一个的快取可以存放十六个小块的数据，且假设这些小块处理电路320的数量为两个。请参照图2与图3。基此设定条件，在一些实施例中，第一个批次可以包括来源地址为a8、b8、c8、d8、e8、f8、g8、h8、a7、b7、c7、d7、e7、f7、g7与h7的小块搬移任务，其中第一个小块处理电路320可以处理“a8搬移至c9”、“c8搬移至e9”、“e8搬移至g9”、“g8搬移至i9”、“b7搬移至d8”、“d7搬移至f8”、“f7搬移至h8”与“h7搬移至j8”的小块搬移任务，而第二个小块处理电路320可以处理“b8搬移至d9”、“d8搬移至f9”、“f8搬移至h9”、“h8搬移至j9”、“a7搬移至c8”、“c7搬移至e8”、“e7搬移至g8”与“g7搬移至i8”的小块搬移任务。因此，这些小块处理电路320可以并行地执行第一个批次的这些小块搬移任务，而将在来源块10的多个对应小块a8、b8、c8、d8、e8、f8、g8、h8、a7、b7、c7、d7、e7、f7、g7与h7的数据读取至这些小块处理电路320的快取中。其余批次可以参照第一个批次来类推，故不再赘述。

请参照图3与图4。在命令分割器电路310将一个批次(目前批次)的小块搬移任务派发给这些小块处理电路320后，命令分割器电路310会暂停派发小块搬移任务给这些小块处理电路320。当在目前批次的这些小块搬移任务中尚有任务未被执行时(亦即目前批次的来源小块的数据没有全部被读取至这些小块处理电路320的快取中)(步骤s450的判断结果为“否”)，步骤s440会持续进行。

在目前批次的小块搬移任务的对应来源小块的数据都已被读取至这些小块处理电路320的快取后(步骤s450的判断结果为“是”)，数据搬移装置300会进行步骤s460。在步骤s460中，数据搬移装置300可以判断有无批次尚未派发给这些小块处理电路320。当有批次尚未派发给这些小块处理电路320时(步骤s460的判断结果为“否”)，数据搬移装置300会进行步骤s470。在步骤s470中，命令分割器电路310会选择一个新批次(下一批次)作为“目前批次”。

在步骤s470后，命令分割器电路310可以再一次进行步骤s430。当所述新批次的小块搬移任务被派发给这些小块处理电路320时，这些小块处理电路320可以将在快取中的快取小块数据写回至存储器100的目的块20中，然后这些小块处理电路320可以并行地执行所述新批次的小块搬移任务，而将来源块10的多个第二对应小块的数据读取至这些小块处理电路320的快取中。其中，当来源块10的地址先于目的块20的地址时，目前批次的小块搬移任务的地址后于下一批次的小块搬移任务的地址。当来源块10的地址后于目的块20的地址时，目前批次的小块搬移任务的地址先于下一批次的小块搬移任务的地址。

举例来说，假设第一个批次可以包括来源地址为a8、b8、c8、d8、e8、f8、g8、h8、a7、b7、c7、d7、e7、f7、g7与h7的小块搬移任务，而第二个批次可以包括来源地址为a6、b6、c6、d6、e6、f6、g6、h6、a5、b5、c5、d5、e5、f5、g5与h5的小块搬移任务。在第一个批次的小块搬移任务都已被完成后，命令分割器电路310会选择第二个批次。当第二个批次的小块搬移任务被派发给这些小块处理电路320时，这些小块处理电路320可以将在快取中的快取小块数据(亦即来源地址为a8、b8、c8、d8、e8、f8、g8、h8、a7、b7、c7、d7、e7、f7、g7与h7的原始数据)写回至存储器100的目的块20的目的地址c9、d9、e9、f9、g9、h9、i9、j9、c8、d8、e8、f8、g8、h8、i8与j8中。然后，这些小块处理电路320可以并行地执行所述第二个批次的小块搬移任务，而将来源块10的来源地址a6、b6、c6、d6、e6、f6、g6、h6、a5、b5、c5、d5、e5、f5、g5与h5的数据读取至这些小块处理电路320的快取中。

在步骤s470后，命令分割器电路310可以再一次进行步骤s430、s440与s450，直到所有批次都已被执行完毕(步骤s460的判断结果为“是”)。因此，在命令分割器电路310将一个批次(目前批次)的小块搬移任务派发给这些小块处理电路320后，命令分割器电路310会暂停派发小块搬移任务给这些小块处理电路320。在目前批次的该些小块搬移任务都已被这些小块处理电路320执行后，命令分割器电路310才会派发下一批次的小块搬移任务给这些小块处理电路320。命令分割器电路310可以藉由多个小块处理电路320对多个小块并行地进行同步数据搬移。因此，数据搬移装置300不会引入任何“读后写(writeafterread，war)”的灾难。

图5是依照本发明的另一实施例的一种数据搬移装置500的电路方块示意图。在图5所示实施例中，数据搬移装置500包括一个命令分割器电路510与多个群组520_1至520_n。群组的数量n可以依照设计需求来决定。图5所示来源块10、目的块20、存储器100、数据搬移装置500与命令分割器电路510可以参照图3所示来源块10、目的块20、存储器100、数据搬移装置300与命令分割器电路310的相关说明来类推。

群组520_1至520_n的电路架构可以互为相同。以下将以群组520_1作为说明范例，其余群组可以参照群组520_1的相关说明来类推。在图5所示实施例中，群组520_1包括一个同步电路521与至少一个小块处理电路。图5绘示了m个小块处理电路320_1至320_m，其中小块处理电路的数量m可以依照设计需求来决定。图5所示小块处理电路320_1至320_m可以参照图3所示小块处理电路320的相关说明来类推。在命令分割器电路510收取块级搬移命令blt_cmd后，命令分割器电路510会把块级搬移命令blt_cmd拆分为多个批次的搬移任务。命令分割器电路510可以派发“目前批次”的小块搬移任务给这些群组520_1至520_n的这些小块处理电路320_1至320_m。这些群组520_1至520_n的这些小块处理电路320_1至320_m可以并行地执行“目前批次”的这些小块搬移任务，而将在来源块10的多个对应小块的数据读取至这些小块处理电路320_1至320_m的快取中。

同步电路521耦接至属于群组520_1的这些小块处理电路320_1至320_m。在属于群组520_1的这些小块处理电路320_1至320_m都已完成目前批次的对应小块搬移任务后，同步电路521回馈一个批次完成信号blt_batch_done给命令分割器电路510。当这些群组520_1至520_n的所有同步电路521都回馈批次完成信号blt_batch_done给命令分割器电路510时，命令分割器电路510才会派发下一批次的小块搬移任务给该些小块处理电路。

这些小块处理电路320_1至320_m的电路架构可以互为相同。以下将以小块处理电路320_1作为说明范例，其余小块处理电路可以参照小块处理电路320_1的相关说明来类推。在图5所示实施例中，小块处理电路320_1包括小块处理单元321、缓冲器322以及快取电路323。小块处理单元321耦接至命令分割器电路510，以接收目前批次的多个对应小块搬移任务。小块处理单元321可以依据这些对应小块搬移任务发出多个小块配置请求至缓冲器322。依照设计需求，缓冲器322可以是先进先出(firstin,firstout，fifo)存储器或是其他类型的存储器。

图6是依照本发明的一实施例说明图5所示缓冲器322的内容示意图。请参照图2、图5与图6。假设小块处理电路320_1的快取电路323可以存放十六个小块的数据，且假设数据搬移装置500具有2个小块处理电路。基此设定条件，某个批次(“目前批次”)可以包括来源地址为a2、b2、c2、d2、e2、f2、g2、h2、a3、b3、c3、d3、e3、f3、g3与h3的小块搬移任务，其中小块处理电路320_1可以处理“a3搬移至c4”“、c3搬移至e4”、“e3搬移至g4”、“g3搬移至i4”、“b2搬移至d3”、“d2搬移至f3”、“f2搬移至h3”与“h2搬移至j3”的小块搬移任务。小块处理单元321可以将这些小块搬移任务拆解成多个小块配置请求至缓冲器322，如图6所示。在图6所示实施例中，“src”表示来源小块配置请求，而“dst”表示目的小块配置请求。

快取电路323耦接至缓冲器322，以取得小块配置请求。快取电路323可以执行这些小块配置请求，以将在来源块10中的多个对应小块的数据读取至快取电路323。举例来说，当快取电路323执行小块配置请求“srca3”时，快取电路323可以在快取中配置一个来源小块空间，然后将这个来源小块空间的旗标重置为“0”。在配置了这个来源小块空间后，快取电路323可以依据小块配置请求“srca3”，将存储器100的来源块10(详参图2)的来源地址a3的小块数据读取至在快取中的这个来源小块空间存放。在将存储器100的来源地址a3的小块数据读取至这个来源小块空间存放后，快取电路323可以将这个来源小块空间的旗标设置为“1”，以表示小块配置请求“srca3”已完成。

当快取电路323执行小块配置请求“dstc4”时，快取电路323可以在快取中配置一个目的小块空间，但是不从存储器100读取数据。在配置了这个目的小块空间后，快取电路323可以将这个来源小块空间的旗标重置为“0”。在配置了这个目的小块空间后，快取电路323可以将小块配置请求“srca3”的快取数据写至在快取中的这个目的小块空间。在这个目的小块空间被写入数据后，快取电路323可以将这个目的小块空间的旗标设置为“1”，以表示小块配置请求“dstc4”已完成。

每个批次的小块配置请求派发结束时，小块处理单元321可以在这个批次的小块配置请求的最后插入一个信物(token“)batch_end”(如图6所示)，表示一个批次的结束。当快取电路323从缓冲器322获取信物“batch_end”时，快取电路323可以检查在这批次中的小块配置请求“src”是否都完成了。亦即，快取电路323可以检查在快取中的所有来源小块空间的旗标是否都为“1”。一旦在快取中的所有来源小块空间的旗标都为“1”，快取电路323可以通知同步电路521，以表示快取电路323可以承接下一批次的工作了。在群组520_1的所有小块处理电路320_1至320_m都通知同步电路521后，同步电路521可以回馈一个批次完成信号blt_batch_done给命令分割器电路510。

当这些群组520_1至520_n的所有同步电路521都回馈批次完成信号blt_batch_done给命令分割器电路510时，命令分割器电路510才会派发下一批次的小块搬移任务给该些小块处理电路。当下一批次的小块搬移任务被派发给这些群组520_1至520_n的这些小块处理电路320_1至320_m时，快取电路323可以将数据写回至目的块20，然后快取电路323执行下一批次所对应的小块配置请求。

依照不同的设计需求，上述数据搬移装置、命令分割器电路、小块处理电路、同步电路、小块处理单元以及(或是)快取电路的方块的实现方式可以是硬件(hardware)、固件(firmware)、软件(software，即程序)或是前述三者中的多者的组合形式。

以硬件形式而言，上述数据搬移装置、命令分割器电路、小块处理电路、同步电路、小块处理单元以及(或是)快取电路的方块可以实现于集成电路(integratedcircuit)上的逻辑电路。上述数据搬移装置、命令分割器电路、小块处理电路、同步电路、小块处理单元以及(或是)快取电路的相关功能可以利用硬件描述语言(hardwaredescriptionlanguages，例如veriloghdl或vhdl)或其他合适的编程语言来实现为硬件。举例来说，上述数据搬移装置、命令分割器电路、小块处理电路、同步电路、小块处理单元以及(或是)快取电路的相关功能可以被实现于一或多个控制器、微控制器、微处理器、特殊应用集成电路(application-specificintegratedcircuit,asic)、数字信号处理器(digitalsignalprocessor,dsp)、现场可编程逻辑门阵列(fieldprogrammablegatearray,fpga)及/或其他处理单元中的各种逻辑区块、模块和电路。

以软件形式及/或固件形式而言，上述数据搬移装置、命令分割器电路、小块处理电路、同步电路、小块处理单元以及(或是)快取电路的相关功能可以被实现为编程码(programmingcodes)。例如，利用一般的编程语言(programminglanguages，例如c、c++或汇编语言)或其他合适的编程语言来实现上述数据搬移装置、命令分割器电路、小块处理电路、同步电路、小块处理单元以及(或是)快取电路。所述编程码可以被记录/存放在记录媒体中，所述记录媒体中例如包括只读存储器(readonlymemory，rom)、存储装置及/或随机存取存储器(randomaccessmemory，ram)。计算机、中央处理器(centralprocessingunit，cpu)、控制器、微控制器或微处理器可以从所述记录媒体中读取并执行所述编程码，从而达成相关功能。作为所述记录媒体，可使用“非临时的计算机可读取媒体(non-transitorycomputerreadablemedium)”，例如可使用带(tape)、碟(disk)、卡(card)、半导体存储器、可程序设计的逻辑电路等。而且，所述程序也可经由任意传输媒体(通信网路或广播电波等)而提供给所述计算机(或cpu)。所述通信网路例如是互联网(internet)、有线通信(wiredcommunication)、无线通信(wirelesscommunication)或其它通信介质。

综上所述，本发明诸实施例所述命令分割器电路可以将多个小块搬移任务分为多个批次。在命令分割器电路将一个批次(目前批次)的小块搬移任务派发给多个小块处理电路后，命令分割器电路会暂停派发小块搬移任务，直到目前批次的小块搬移任务都已完成。在目前批次的小块搬移任务的对应小块的数据都已被读取至这些小块处理电路后，命令分割器电路才会将另一个批次(下一批次)的小块搬移任务派发给这些小块处理电路。因此，命令分割器电路可以藉由多个小块处理电路对多个小块并行地进行数据搬移。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求书所界定者为准。