存储系统及保护方法与流程

[相关申请]

本申请案享有以日本专利申请2019-172342号(申请日：2019年9月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

本发明的实施方式涉及具备ssd(solidstatedrive，固态驱动器)、emmc(embeddedmultimediacard，嵌入式多媒体卡)、ufs(universalflashstorage，通用闪速存储器存储)等半导体存储元件的存储系统及保护方法。

背景技术：

以往，例如在存储系统中，为了应对电源瞬断，而在对存储器供给电力的电源电路并联连接着多个plp(powerlossprotection，断电保护)用的电容器。即，存储系统采用能够在电源瞬断时将多个电容器中储存的电力向存储器供给的构成。由此，即便在发生意外断电时，存储系统也可保护存储器中保存的数据。此外，存储系统将对接收到的写入指令响应为已完成写入的数据尽可能正常地编程于存储器。

这种存储系统中，多个plp用电容器并联连接。因此，即便在多个电容器中的1个在短路模式下故障的情况下，也存在plp功能不动作的可能性。

技术实现要素：

本发明的实施方式提供一种存储系统及保护方法，该存储系统及保护方法即便在plp用电容器成为短路模式故障的情况下，也能够降低保护半导体存储元件的plp功能不动作的可能性。

实施方式的存储系统具备电源电路、备用电路、及保护电路。电源电路对半导体存储元件供给电力。备用电路具有能使用来自电源电路的电力进行充电的充放电元件，在电源电路的电压下降至预先设定的阈值以下的情况下，从已充电的充放电元件对半导体存储元件供给电力。保护电路基于充放电元件的泄漏电流，进行与充放电元件的劣化相关的动作。

附图说明

图1是表示实施方式的存储系统的构成的框图。

图2是表示实施方式的存储系统的电容器电路27的构成的电路图。

图3是表示实施方式的存储系统进行备用动作时的开关状态的框图。

图4是表示实施方式的存储系统的备用控制电路25的动作例的流程图。

图5是表示实施方式的存储系统的开关控制电路53的动作例的流程图。

具体实施方式

以下，参照图式对实施方式进行详细说明。

图1是表示本发明的实施方式的存储系统的一例即ssd模块的构成的框图。图1中，将表示控制信号的流动的线(控制线)设为虚线，将输送电源的线(电源线)设为实线。

图1所示的一个实施方式的ssd模块2将未图示的缓冲存储器的数据存储于nand(notand，与非)闪速存储器20(以下称为“nand存储器20”)，此外，将nand存储器20中存储的数据读出至缓冲存储器。

ssd模块2具备作为半导体存储元件的nand存储器20、电源电路21、作为备用电路的plp电路24、cpu(centralprocessingunit，中央处理器)50等。

nand存储器20具有针对每一地址分化的存储块。cpu50在对nand存储器20写入数据时(数据写入时)，能够使用地址指定存储数据的存储块。此外，cpu50在从nand存储器20读出数据时(数据读出时)，能够使用地址指定读出数据的存储块。

电源电路21从ssd模块2的外部接受电力供给，并根据控制信号向nand存储器20或cpu50、未图示的缓冲存储器供给电力。

plp电路24是在一定程度上辅助电源电路21以不停止向nand存储器20、cpu50、未图示的缓冲存储器等供给电力(也包含瞬断在内)的电路。plp电路24具备电容器(capacitor)，在将缓冲存储器等中保存的数据传输至nand存储器20的过程中产生电源遮断的情况下，将预先充电于电容器中的电力向nand存储器20、cpu50、未图示的缓冲存储器等供给。由此，plp电路24使nand存储器20、cpu50、未图示的缓冲存储器等继续进行数据传输。

cpu50对plp电路24的电容器的泄漏电流的值进行监控。在泄漏电流满足预先存储的劣化条件的情况下(超过泄漏电流的上限值的情况下)，cpu50进行与电容器的劣化相关的动作(电路的切离或警报信号的输出动作)。

接下来，对电源电路21的构成进行详细说明。电源电路21具有开关22、dc/dc转换器23、及连接它们之间的电路配线。开关22对将输入至ssd模块2的+5v及+12v等电力向内部电路供给或遮断供给进行切换。dc/dc转换器23将+5v及+12v等电力的电压转换为既定电压(3.3v、2.5v、1.8v、0.9v、1.35v等)并供给至nand存储器20、cpu50、未图示的缓冲存储器等。

接下来，对plp电路24的构成进行详细说明。plp电路24包含备用控制电路25、升压转换器26、具有电容器41的电容器电路27、降压(step-down)型转换器28、作为切换电路的开关29、30等。

备用控制电路25对输入至电源电路21的电源电压(规定值+5v、+12v等)进行检测。在备用控制电路25检测出低于预先设定的阈值电压(+3.5v、+10v等)的电压的下降的情况下，备用控制电路25控制开关29、30，将充电于电容器电路27的电容器41中的电力向nand存储器20、cpu50、未图示的缓冲存储器等供给。

升压转换器26是将从电源电路21经开关29供给的电力的电压(+12v等)向电容器电路27的电容器41能够充电的电压(例如25v～30v左右)升压的装置。

电容器电路27将电力储存于电容器41中。而且，根据来自备用控制电路25的控制信号，电容器电路27将电容器41中储存的电力向nand存储器20或cpu50、未图示的缓冲存储器等供给。

降压转换器28是将电容器41中储存的电力的电压(例如25v～30v左右)降压至用来向dc/dc转换器23供给电力的电压(+5v、+12v等)的装置。

开关29对将从电源电路21供给的电力充电于电容器电路27的电容器41中的电路进行切换。开关30对将充电于电容器41中的电力向nand存储器20、cpu50、未图示的缓冲存储器等供给的电路进行切换。开关29、30由来自备用控制电路25的控制信号(图1的虚线)控制。

接下来，参照图1及图3对备用控制电路25的动作进行说明。备用控制电路25在将从电源电路21供给的电力充电于电容器41中的情况下，如图1所示闭合开关22及开关29并且打开开关30。该情况下，连接从电源电路21向plp电路24供给电力的电路。另一方面，切断从plp电路24向电源电路21的dc/dc转换器23供给电力的电路。备用控制电路25在将充电于电容器41中的电力向nand存储器20、cpu50、未图示的缓冲存储器等供给的情况下，如图3所示打开开关22及开关29并且闭合开关30。该情况下，切断从电源电路21向plp电路24供给电力的电路。另一方面，连接从plp电路24的电容器41经由dc/dc转换器23向nand存储器20等供给电力的电路。

此处，参照图2对电容器电路27的构成进行详细说明。图2是表示本发明的实施方式的存储系统的电容器电路27的构成的电路图。电容器电路27具有作为充放电元件的多个电容器41、多个电流侦测器42、及作为开关的多个mosfet(metal-oxide-semiconductorfield-effecttransistor，金属氧化物半导体场效应晶体管)43。电容器41、电流侦测器42及mosfet43逐个串联连接。多个电容器41并联连接。

图1中，电容器41通过从电源电路21供给的电力被充电。图3中，电容器41能够将充电于电容器41中的电力向nand存储器20、cpu50、未图示的缓冲存储器等供给。

电流侦测器42设置在电容器41的阴极与mosfet43的漏极d之间。电流侦测器42对流经电容器41的阴极与mosfet43的漏极d之间的电流进行侦测。例如作为一例，电流侦测器42具有串联连接于电容器41的阴极与mosfet43的漏极d之间的电阻。流经电容器41的电流能够通过测定该电阻的端子间电压等方法来侦测。从电流侦测器42引出信号线45。信号线45连接于cpu50。

mosfet43具有漏极d、源极s、栅极g的各端子。漏极d经由电流侦测器42连接于电容器41的阴极侧。源极s连接于接地电位gnd。栅极g连接于与cpu50连接的控制线44。多个mosfet43各自的栅极g与相互独立的控制线44连接。

mosfet43通过从cpu50经控制线44输入至栅极g的栅极控制信号，切换漏极d与源极s间的导通状态。多个mosfet43能够通过经相互独立的控制线44分别被输入来自cpu50的栅极控制信号，而个别地切换各自的漏极d与源极s间的导通状态。即，多个mosfet43通过由cpu50控制，而独立地开闭电容器41的阴极与plp电路24的接地gnd之间的连接。

接下来，参照图1对cpu50的构成进行详细说明。cpu50具有作为监控电路的电流监控器51、存储部52、开关控制电路53等。

电流监控器51对从电容器电路27的电流侦测器42经信号线45获得的输出信号进行监控，检测电容器41的泄漏电流的值。

存储部52中存储着包含表示电容器41的劣化的泄漏电流的阈值的劣化条件。阈值包含电容器41的劣化程度为轻度的泄漏电流的第1阈值(例如数ma)、及电容器41的劣化程度为重度的泄漏电流的第2阈值(例如数百ma)。

开关控制电路53例如在电容器41的泄漏电流的值达到第1阈值的情况下，向外部输出警报信号。开关控制电路53在泄漏电流达到第2阈值的情况下，将从plp电路24的接地电位gnd切离电容器41的控制信号经控制线44发出至电容器电路27的mosfet43。moffet43基于从开关控制电路53发送的控制信号，切换漏极d与源极s间的导通状态。电容器41通过由控制信号控制导通状态的mosfet43而从电容器电路27切离。

在电容器41的泄漏电流的值为阈值(容许值)以下的情况下，cpu50将mosfet43的漏极d与源极s间控制为导通状态，从而形成电容器41的阴极与plp电路24的接地电位gnd连接的状态。在电容器41的泄漏电流的值增加到超过阈值(容许值)的情况下，cpu50打开mosfet43的漏极d与源极s间的连接，从而形成将电容器41的阴极与plp电路24的接地电位gnd切离的状态。由此，将电容器41从plp电路24切离。而且，cpu50输出警报信号。

另外，在满足一个劣化条件的情况下，即在泄漏电流达到阈值的情况下，可输出警报信号，也可将电容器41从plp电路24的接地电位gnd切离，也可同时进行这些动作。

以下，参照图1至图5对本发明的实施方式的ssd模块2的动作进行说明。

首先，对ssd模块2的备用控制电路25的动作例进行说明。图4是表示实施方式的存储系统的备用控制电路25的动作例的流程图。

备用控制电路25对供给至电源电路21的电力的电压进行监控。备用控制电路25当检测出供给至电源电路21的电力的电压时，判断检测出的电压值是否超过指定阈值(s110)。

在检测出的电压值超过指定阈值的情况下(s110是(yes))，备用控制电路25如图1所示闭合开关22，闭合开关29，且打开开关30(s120)。然后，备用控制电路25结束备用动作(结束(end))。图1中，通过来自电源电路21的电力对电容器电路27的多个电容器41充电。以下，将如图1那样对多个电容器41充电的状态的电路称为第1电路。

在检测出的电压值为特定阈值以下的情况下(s110否(no))，备用控制电路25如图3所示打开开关22，打开开关29，且闭合开关30(s130)。然后，备用控制电路25结束备用动作(结束)。图3中，将充电于电容器电路27的电容器41中的电力向nand存储器20、cpu50、未图示的缓冲存储器等供给。以下，将如图3的电路称为第2电路。通过s130的动作，能够抑制在数据读出写入动作时停止向nand存储器20、cpu50、未图示的缓冲存储器等供给电力，从而尽可能地继续进行数据的读写动作。

接下来，对ssd模块2的开关控制电路53的动作的一例进行说明。图5是表示实施方式的存储系统的开关控制电路53的动作例的流程图。

实施方式的ssd模块2中，cpu50的电流监控器51对流经电容器电路27的多个电容器41的每一个的泄漏电流的值进行检测。电流监控器51将检测出的泄漏电流的值通知给开关控制电路53。即，开关控制电路53经由电流监控器51对电容器41的泄漏电流进行监控。

开关控制电路53判断电容器41的泄漏电流的值是否满足预先存储在存储部52中的劣化条件(s210)。监控过程中，在某电容器41的泄漏电流的值满足预先存储在存储部52中的劣化条件的情况下，开关控制电路53进行与该电容器41的劣化相关的动作(电路的切离或警报信号的输出动作)。例如，存储部52可预先存储2个阈值即电容器41的劣化程度为轻度的第1阈值(数ma)、及电容器41的劣化程度为重度的第2阈值(数百ma)作为电容器41的劣化条件。

在电容器41的泄漏电流低于第1阈值的情况下(s210低于第1阈值)，开关控制电路53结束处理(结束)。

在电容器41的泄漏电流为第1阈值以上且低于第2阈值的情况下，即，在超过表示电容器41达到轻度劣化状态的容许值的情况下(s210第1阈值以上且低于第2阈值)，开关控制电路53输出警报信号(s220)。然后，开关控制电路53结束处理(结束)。

在电容器41的泄漏电流达到第2阈值(数百ma)的情况下，即，在超过表示电容器41达到重度劣化状态的容许值的情况下(s210第2阈值以上)，开关控制电路53向与电容器电路27中泄漏电流超过第2阈值的电容器41连接的mosfet43经控制线44输出栅极控制信号。其结果，该mosfet43的漏极d与源极s间成为非导通，从而电容器41从plp电路24的接地gnd切离(s230)。由此，将电容器41从plp电路24切离。然后，开关控制电路53结束处理(结束)。

通过这种步骤210至230的动作，实施方式的ssd模块2在电容器41的泄漏电流成为增加倾向的情况下，能够在多个电容器41成为短路模式故障之前，将泄漏电流成为增加倾向的电容器41切离。根据实施方式的ssd模块2，能够避免plp用电容器41成为短路模式故障而对于nand存储器20的plp功能不动作的不良情况。

另外，上述实施方式中，在电容器41的阴极侧连接着mosfet43，这是因为栅极控制信号(栅极电压)较低即可。mosfet43也可连接于电容器41的阳极侧。此外，至于泄漏电流监控位置，也可为其他部位。

此外，上述实施方式中，在多个电容器41成为短路模式故障之前，cpu50将泄漏电流成为增加倾向的电容器41从plp电路24的接地电位gnd切离。当在已将电容器41切离的状态下，电容器41的特性(例如静电电容或泄漏电流值)恢复时，cpu50也可使mosfet43的漏极d与源极s间成为导通状态而将电容器41连接于plp电路24的接地电位gnd。

通过在多个电容器41成为短路模式故障之前，将泄漏电流成为增加倾向的电容器41切离，能够利用剩余的电容器41实现plp电路24整体寿命的延长。

电容器41的故障模式(劣化程度或劣化状态)除短路模式以外，例如还有电解液蒸发等各种模式。因此，也可预先设定不同的故障模式的劣化条件(除泄漏电流的阈值以外，还有使用时间或温度等的阈值或容许值)，在满足该劣化条件时，发出警报，或将满足劣化条件的电容器41切离。由于存在时间有余裕的情况及时间紧急的情况，因此也可根据电容器41的劣化状况，阶段性地输出不同的警报。

对本发明的实施方式进行了说明，但这些实施方式是作为示例而提出的，并非意图限定发明的范围。这些新颖的实施方式可通过其他各种方式实施，且可在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书中所记载的发明及其等同的范围内。

[符号的说明]

2ssd模块

20nand闪速存储器(nand存储器)

21电源电路

22、29、30开关

23dc/dc转换器

24plp电路

25备用控制电路

26升压转换器

27电容器电路

28降压转换器

41电容器

42电流侦测器

43mosfet

44控制线

45信号线

50cpu

51电流监控器

52存储部

53开关控制电路