多通道时钟发生装置的制作方法

本发明涉及信号处理领域，尤其涉及一种涉及应用于jesd接口同步输出的时钟发生装置。

背景技术：

目前jesd接口已经成为高速设备，比如ad、da等芯片的主要数据输入输出接口，且因其单通道输出采用差分形式，仅2根线情况下，能够实现最高12.8gb/s的数据速度。但其时钟输入同步要求时序极高，本发明主要为其系统公开一种多通道同步时钟输出装置及方法。

通常jesd单通道设备需要至少两路时钟信号，一路高频时钟信号，用于芯片内核以及其他模块的时钟供应，另一路低频同步时钟，主要为jesd数据传输提供同步信号。目前常见的jesd同步时钟设计仅限于单通道设备需求，且输出主频率不高，同步时钟仅能输出至与主频率相连的设备，无法再将同步信号输送至主控中心或其他设备。

故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。

技术实现要素：

有鉴于此，确有必要提供具有多路输出，主频率最高可达6.8ghz，具有精确延时功能的同步时钟输出装置。

为了解决现有技术存在的技术问题，本发明的技术方案如下：

多通道时钟发生装置，其特征在于，所述时钟发生装置至少包括配置单元、高频时钟生成器、同步时钟发生器和多通道输出单元，其中，

所述配置单元与所述高频时钟生成器和同步时钟发生器相连接，用于接收配置指令以配置时钟发生装置的运行参数和工作模式；

所述高频时钟生成器与高频晶振和同步时钟发生器相连接，用于产生高频时钟；

所述同步时钟发生器与高频晶振、低频晶振和高频时钟生成器相连接，用于根据所述高频时钟生成器输出的高频时钟作为倍频源产生同步时钟；

所述多通道输出单元用于将所述高频时钟和同步时钟进行通道扩展后输出给目标设备；

所述高频时钟生成器采用adf4355芯片，所述同步时钟发生器采用ltc6952芯片。

作为进一步的改进方案，所述多通道输出单元至少包括多个巴伦、高频功分器和功分电路，所述高频功分器用于高频时钟的通道扩展；所述功分电路用于低频时钟的通道扩展。

作为进一步的改进方案，所述时钟发生装置至少被配置为高精度工作模式或普通工作模式。

作为进一步的改进方案，所述时钟发生装置还包括切换电路，所述切换电路用于根据控制指令切换adf4355芯片的输入ref时钟选择接通晶振组的低频晶振还是ltc6952芯片第8通道输出时钟；当时钟发生装置被配置为高精度工作模式时，ltc6952芯片将使用高频晶振，并且独占低频晶振，所述切换电路接通adf4355芯片的ref输入与ltc6952芯片第8通道的输出时钟；当时钟发生装置被配置为普通度工作模式时，所述切换电路控制adf4355芯片的输入ref时钟选择接通低频晶振。

作为进一步的改进方案，所述时钟发生装置还包括mcu，所述配置单元集成设置在mcu中。

作为进一步的改进方案，所述配置指令在上位机中生成并传输至配置单元。

作为进一步的改进方案，所述巴伦包括ncs2-83x、adt2-1t、tcm2-43x芯片。

作为进一步的改进方案，所述高频功分器包括pd4859j5050s2hf、pd3150j5050s2hf芯片；所述功分电路为pcb板直接设计式双半圆环电路结构。

作为进一步的改进方案，所述切换电路为单刀双掷继电开关。

作为进一步的改进方案，所述低频晶振的频率为100m；所述高频晶振的频率为2500m。

与现有技术相比较，本发明具有如下技术效果：

1、针对目前市面可以输出高频率的芯片较少，本发明采用adf4355芯片和ltc6952芯片组合实现具有精确延时的多通道时钟发生装置的设计。

2、本发明采用adf4355芯片和高频功分器组合的方式设计了4路最高6.8ghz频率输出，从而简化分路设计。

3、针对ltc6952芯片内部没有倍频源，本发明将adf4355芯片的其中一路高频输出信号进行二分频后送至ltc6952芯片的时钟输入，从而简化设计。

4、同时考虑到adf4355内部倍频源从低频时钟倍至高频时，产生较大的信号频偏或者相移，不能满足高精度时钟要求，本发明配置多种工作模式，以满足不同应用场景的需求。

5、本发明采用上位机人机界面输入、usb数据通信以及系统预设芯片配置程序方式，实现了更简便的配置过程和故障检查。

6、对于输出时钟频率存在高精度、低相差、低频偏等严格要求时，本发明预设mcu配置程序时，采取了可根据输出的频率要求，选择屏蔽高频晶振或者使用高频晶振。如果使用高频晶振，之前可输出最高3.4ghz的通道，最大仅能输出2.5ghz，但是可以获得ps级的高质量信号输出。

附图说明

图1为本发明多通道时钟发生装置的原理框图；

图2为本发明多通道时钟发生装置一种优选实施方式的实现框图；

图3为本发明多通道时钟发生装置一种优选实施方式的电路原理图；

图4为本发明具体实施例的晶振组为adf4355和ltc6952提供时钟详细连接框图。

图5为本发明具体实施例的1路差分信号转4路单端输出连接示意图。

如下具体实施例将结合上述附图进一步说明本发明。

具体实施方式

以下将结合附图对本发明提供的技术方案作进一步说明。

参见图1，所示为本发明多通道时钟发生装置的原理框图，时钟发生装置至少包括配置单元、高频时钟生成器、同步时钟发生器和多通道输出单元，其中，

配置单元与所述高频时钟生成器和同步时钟发生器相连接，用于接收配置指令以配置时钟发生装置的运行参数和工作模式；

高频时钟生成器与高频晶振和同步时钟发生器相连接，用于产生高频时钟；

同步时钟发生器与高频晶振、低频晶振和高频时钟生成器相连接，用于根据所述高频时钟生成器输出的高频时钟作为倍频源产生同步时钟；

多通道输出单元用于将所述高频时钟和同步时钟进行通道扩展后输出给目标设备；

高频时钟生成器采用adf4355芯片，所述同步时钟发生器采用ltc6952芯片。

上述技术方案中，多通道输出单元至少包括多个巴伦、高频功分器和功分电路，所述高频功分器用于高频时钟的通道扩展；所述功分电路用于低频时钟的通道扩展。

上述技术方案中，时钟发生装置还包括mcu，所述配置单元集成设置在mcu中。

参见图2-5，所示为本发明多通道时钟发生装置一种优选实施方式的电路设计图，包括adf4355芯片、ltc6952芯片、低频晶振、高频晶振、巴伦、高频功分器、二分频器、功分电路、切换电路、mcu、usb控制器、usb接口和sma接口。ltc6952芯片与mcu、高频晶振、巴伦、切换电路、二分频器和同步时钟发生器分别连接；所述mcu还与usb控制器和同步时钟发生器连接；所述usb控制器与usb接口连接；所述切换电路与低频晶振和同步时钟生成器连接；所述的低频晶振还与同步时钟发生器连接；所述的二分频器还与同步时钟发生器连接；所述的高频晶振还与同步时钟发生器连接；所述的同步时钟发生器还与巴伦、sma接口连接；所述的巴伦还与功分电路、高频功分器连接；所述的功分电路还与sma接口连接；所述的高频功分器还与sma接口连接。

作为进一步的改进方案，mcu包括430g2553芯片，usb控制器包括ch340t芯片，低频晶振的频率为100m，高频晶振的频率为2500m，巴伦包括ncs2-83x、adt2-1t、tcm2-43x芯片，二分频器包括hmc361芯片，高频功分器包括pd4859j5050s2hf、pd3150j5050s2hf芯片，切换电路为单刀双掷继电开关，功分电路为pcb板直接设计式双半圆环电路结构。

上述技术方案中，针对目前市面可以输出高频率的芯片较少，本发明使用了输出可达6.8ghz双通道输出的adf4355芯片，因其输出通道数量较少，本发明采取其和高频功分器组合的方式设计了4路最高6.8ghz频率输出。同时考虑应用系统通常还需要低频同步时钟信号，本发明选取和最大输出11路同步时钟信号的ltc6952芯片组合方式设计。因ltc6952芯片内部没有倍频源，故将adf4355芯片的其中一路高频输出信号进行二分频，然后送至ltc6952芯片的时钟输入，以此简化电路设计。

进一步的，时钟发生装置至少被配置为高精度工作模式或普通工作模式。这主要是考虑到adf4355内部倍频源从低频时钟倍至高频时，产生较大的信号频偏或者相移，不能满足高精度时钟要求，因此选取了一款2500mhz的高频晶振，作为ltc6952芯片的备选输入时钟。考虑到高精度工作模式下，低频晶振和高频晶振将都只能够给ltc6952芯片提供频率，故将ltc6952的其中1通道输出设计作为adf4355的时钟输入，通过继电开关控制。

另外，结合满足通信系统使用时钟场景，通常ad输入时钟仅需da时钟的一半，故本发明选取了将ltc6952输出通道中的2通道配合高频巴伦和高频功分器，设计了4路最高3.4ghz频率时钟输出，同时该4路输出可分成2组进行延时调节。又考虑多板级联同步输出，ltc6952预留了1通道直接作为差分形式信号输出。ltc6952的剩余7通道均采用低频巴伦和功分电路的方式实现最高450mhz的频率14路同步时钟输出，该14路也可分成7组进行延时调节。故，本发明单板可实现输出11种不同频率、不同相位信号，共输出24路单通道lvds或者coms信号，1路双通道差分形式信号。其中4路最高输出频率6.8ghz，6路最高输出频率3.4ghz(其中2路为差分信号拆分输出)，1路差分通道也可输出频率最高3.4ghz的差分信号，14路可进行固定延时配置的输出最高450mhz同步信号。可最高输出3.4ghz信号的4路单通道又可以分为两组，实现具有相位差的信号输出。

进一步的，配置指令在上位机中生成并传输至配置单元。因芯片寄存器较多，需要通过spi单独对各寄存器进行配置，复杂度较高，本发明采用上位机人机界面输入、usb数据通信以及系统预设芯片配置程序方式，实现了更简便的配置过程和故障检查。系统配置过程为：在上位机界面进行参数输入，上位机软件自动进行代码转换，同时形成配置信号帧，通过usb线缆及接口将配置信息传递至时钟生成硬件部分。时钟生成硬件部分获取到上位机传递的信号帧，进行命令解析，根据设定的程序进行硬件配置工作，实现时钟信号输出。当系统存在故障时，硬件板会进行延时自检，同时将故障码发送至上位机。上位机根据故障码分析可能存在的故障，并通过界面显示出来。

上位机部分主要实现用户数据的输入、转换代码、形成通信的数据帧、以及故障码获取分析，并以人机界面进行显示。系统输出需要改变频率或者系统存在故障时，需要使用上位机进行相关操作。上位机软件具有参数转换、数据生成、通信组帧、界面显示以及故障诊断等功能，使用相对简单，仅需在界面中输入所需要的时钟频率以及相位、延时等信息，即可自动转换成硬件识别的代码格式，形成传输的帧结构，通过一键配置按键即可通过时钟生成硬件部分实现信号输出。当时钟生成硬件部分出现故障时，没有准确输出信号，在收到上位机发送的一键配置信号后，可直接将错误代码发送至上位机，上位机解析错误代码后通过界面显示可能出现的故障。若因电源没有接通等问题，上位机界面在按键一键配置按钮后会直接提示给时钟硬件系统开启电源等通知。

在实际配置中，首次使用或者更改输出频率，需要使用上位机软件进行数据配置，其主要过程是：首先打开上位机软件，连接好usb线缆。接通时钟硬件部分电源，上位机会显示驱动安装，安装成功后，在软件界面选择合适的端口，配置正确后，界面会提示“系统已正确连接”。接下来在上位机界面上进行频率、相位、延时等相关参数进行设置，完成后，点击一键配置按钮，此时，usb线缆通过usb组件将需要配置的信息传递到时钟硬件部分的mcu芯片内。

mcu芯片收到配置信息后，按照预先设定好的时序开始配置硬件系统工作。

采用本发明技术方案，可以根据应用要求配置为高精度工作模式或普通工作模式，因此包括设定使用或屏蔽高频晶振两种做法，当时钟发生装置被配置为高精度工作模式时，ltc6952将使用高频晶振并且独占低频晶振，同时从第8通道输出时钟供给adf4355作为其ref输入时钟。两种模式下，具体硬件配置的过程也不一样。具体如下：

1)普通工作模式设定过程如下：

步骤一：mcu控制切换电路继电开关使低频100mhz晶振输出至adf4355，同时断开高频2500mhz晶振电源；

步骤二：mcu通过spi配置adf4355，获取到adf4355稳定工作的状态后，进行下一步；

步骤三：mcu通过spi配置ltc6952，获取到ltc6952稳定工作的状态后，向上位机回复配置完成指令；

步骤四：如果存在外部触发状态，在触发同步指令下进行同步信号输出。

2)高精度工作模式设定过程如下：

步骤一：mcu首先通过切换电路继电开关配置低频100mhz时钟，断开与adf4355相连(此时的状态应该是：ltc6952的8号输出通道与adf4355的时钟输入ref端口进行连接)，再配置高频2500mhz时钟使之工作，一定时间延时后，进行下一步；

步骤二：mcu通过spi配置ltc6952，使之8号通道输出100mhz频率，其他通道按照需求配置频率、相位、延时等信息，获取到ltc6952稳定工作的状态后，进行下一步；

步骤三：mcu通过spi配置adf4355，获取到adf4355稳定工作的状态后，向上位机回复配置完成指令；

步骤四：如果存在外部触发状态，在触发同步指令下进行同步信号输出。

当时钟生成硬件部分存在故障时，硬件系统会进行自检，其主要步骤是：mcu在spi分别对两款芯片配置完成后，会进行约3000ms的延时等待，如果期间收到配置芯片回复的稳定工作状态，则停止等待。当两个芯片都发出稳定工作的状态，则向上位机回复配置完成。如果3000ms内没有收到稳定工作的状态，则在时间过后，发出读取芯片状态寄存器的命令，获取到芯片故障码后将故障码通过usb发送至上位机。

参见图4，晶振组为主芯片提供不同输入时钟配置详细连接示意图。晶振组主要包含100mhz和2500mhz两种晶振，其中100mhz连接到ltc6952的ref输入端口和单刀双掷继电开关的a口，2500mhz晶振直接连接到ltc6952的vco端口。单刀双掷继电开关的磁吸控制端口直接连到mcu的i/o口。单刀双掷继电开关的c口连接到adf4355的ref接口，b口连接到ltc6952的out8输出接口。hmc361为二分频器，信号输入端连至adf4355的a输出端口，信号输出端连至ltc6952的vco端口，其vcc端口连接至三极管q1集电极。2500mhz晶振的vcc端口连接至三极管q2集电极。三极管q1和q2的发射极连接至vcc电源，基极分别送至mcu的不同i/o口。该设计结构可以实现两种时钟频率的供给方法，以高频晶振2500mhz的使用情况可以分为屏蔽高频晶振的时钟供给和使用高频晶振的时钟供给，在不同的使用环境下，可以获得不同的增益效果。高频晶振温漂较小的情况下，使用高频晶振可以获得极小的延时、相移、频偏等高质量时钟信号。详细的配置方法，在上文中已经具体说明。图中所示mcui/o1-3意思为连接至mcu的三个不同输入输出接口。

参见图5为1路差分信号转4路单端信号输出的连接示意图。由于adf4355与ltc6952的信号输出均为差分信号，故此图以adf4355为例绘制了1路差分信号转4路单端信号的连接示意，ltc6955输出2路或者4路的方法与其类似。adf4355的b输出接口分别连至巴伦ncs2-83+的1号和2号引脚。巴伦ncs2-83+的4号和5号引脚连接至公共地，6号引脚连接至pd4859j5050s2hf的引脚pin2，pd4859j5050s2hf的引脚pin4和pin6分别连接至下一级两片pd4859j5050s2hf芯片的引脚pin2，第二级两片pd4859j5050s2hf的引脚pin4和pin6送至sma接口，形成4路单端输出。信号从adf4355的端口b输出时为差分信号，经过巴伦后转换至单端信号，单端信号经第一级功分芯片扩展至2路输出，此2路输出又经过第二级公分芯片扩展至4路输出。对于ltc6952输出2路或4路的过程与其基本类似，其中巴伦连接方案基本相同，2路输出的方案只采用一级功分器或者功分电路的方式扩展，4路输出的方案同图4相同。

以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。