一种存储设备的信号控制方法及存储设备装置与流程

本发明涉及信号处理领域，特别是涉及一种存储设备的信号控制方法及装置。

背景技术：

目前固态硬盘(solidstatedisk，ssd)被广泛应用于各种场景，包括一些环境比较恶劣的场景，比如高低温、电磁辐射、静电等。在某些情况下，ssd主控和内存(nandflash)之间的传输信号可能收到干扰，这对传输的数据产生威胁，很有可能导致传输的数据发生错误，从而导致数据丢失。

当前固态硬盘方案中，主控和nandflash使用的主流接口为nv-ddr2/3，主控在写数据的时候，时序为：命令80h+地址+数据+命令10h。在发送地址前后，dqs信号为高电平，dqs信号是ddr协议中用于数据同步采样的信号，在发送数据之前，dqs信号一直保持为高电平。实际在实现的时候，默认设置dqs信号为输入，使用上拉电阻进行上拉。只有在实际进行数据传输的时候，才配置为输出。

在发送完命令80h和地址之后，dqs信号拉低预示将要进行数据传输。但是在地址之后，数据传输之前，通常因为主控内部比较繁忙，导致这段时间可能比较长(可能长达几十us)，因为此时dqs处于输入模式，抗干扰能力较弱，稍有外部干扰导致dqs信号上生产一个毛刺，那么，此时nandflash就会认为主控开始采样数据，而实际上此时主控并没有。结果就是nandflash提前采样了数据，最终导致写入到内存中的数据整体往后会有一个偏移。那么后面读取的时候进行解码就会存在问题，导致数据丢失。

技术实现要素：

本发明的目的是提供一种存储设备的信号控制方法及装置，在主控制器向存储单元发送信号时，dqs配置为输出模式，dqs的信号设置为高电平状态，此时dqs信号为有源信号，即使外部干扰存在，抗干扰能力也大大增加了，增强了信号稳定性，进而提高了数据安全性。

本发明第一方面提供一种存储设备的信号控制方法，包括：

当存储设备的主控制器向存储单元发送信号时，将dqs配置为输出模式；

根据输出模式将dqs的信号设置为高电平状态。

进一步的，将dqs配置为输出模式，包括：

获取主控制器的读写模式；

若读写模式为写模式，则将dqs配置为输出模式。

进一步的，方法还包括：

若读写模式为读模式，将dqs配置为输入模式。

进一步的，方法还包括：

获取主控制器向存储单元发送的信号，信号包括命令信息、地址信息及数据信息；

当信号为地址信息时，将dqs配置为输出模式。

进一步的，方法还包括：

当dqs的信号发生信号干扰时，根据裸数据及错误数据，生成错位信息；

根据错位信息对错误数据进行纠错处理，得到裸数据。

本发明第二方面提供一种存储设备的信号控制装置，包括：

输出模式配置模块，用于当存储设备的主控制器向存储单元发送信号时，将dqs配置为输出模式；

电平状态配置模块，用于根据输出模式将dqs的信号设置为高电平状态。

进一步的，输出模式配置模块包括：

读写模式获取单元，用于获取主控制器的读写模式；

输出模式配置单元，用于若读写模式为写模式，则将dqs配置为输出模式。

进一步的，

输出模式配置单元，还用于若读写模式为读模式，将dqs配置为输入模式。

进一步的，输出模式配置模块还包括：

信号获取单元，用于获取主控制器向存储单元发送的信号，信号包括命令信息、地址信息及数据信息；

输出模式配置单元，还用于当信号为地址信息时，将dqs配置为输出模式。

进一步的，装置还包括：

纠错模块，用于当dqs的信号发生信号干扰时，根据裸数据及错误数据，生成错位信息；

纠错模块，还用于根据错位信息对错误数据进行纠错处理，得到裸数据。

由此可见，本发明中当存储设备的主控制器向存储单元发送信号时，将dqs配置为输出模式，根据输出模式将dqs的信号设置为高电平状态。现有技术中地址传输之后，数据传输之前，dqs处于输入模式，导致的抗干扰能力较弱，一旦dqs信号产生干扰就会导致写入到内存中的数据整体往后会有一个偏移，使得读取的时候进行解码就会存在问题，导致数据丢失。本发明中只要主控制器向存储单元发送信号，就将dqs配置为输出模式，dqs的信号设置为高电平状态，此时dqs信号为有源信号，即使外部干扰存在，抗干扰能力也大大增加了，增强了信号稳定性，进而提高了数据安全性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的存储设备的信号控制方法的一个实施例的流程示意图；

图2为本发明提供的存储设备的信号控制方法的另一个实施例的流程示意图；

图3为本发明提供的存储设备的信号控制方法的又一个实施例的流程示意图；

图4为本发明提供的存储设备的信号控制装置的一个实施例的结构示意图；

图5为本发明提供的存储设备的信号控制装置的另一个实施例的结构示意图；

图6为本发明提供的存储设备的信号控制装置的又一个实施例的结构示意图；

图7为本发明提供的存储设备的信号控制装置的再一个实施例的结构示意图。

具体实施方式

本发明的核心是提供一种存储设备的信号控制方法及装置，在主控制器向存储单元发送信号时，dqs配置为输出模式，dqs的信号设置为高电平状态，此时dqs信号为有源信号，即使外部干扰存在，抗干扰能力也大大增加了，增强了信号稳定性，进而提高了数据安全性。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，本发明实施例提供一种存储设备的信号控制方法，包括：

101、当存储设备的主控制器向存储单元发送信号时，将dqs配置为输出模式；

本实施例中，存储设备的存储单元具体可以是内存(nandflash)，主控制器和nandflash之间使用的主流接口为nv-ddr2/3，dqs是ddr协议中用于数据同步采样的，dqs的信号是用于数据同步采样的信号。在存储设备的主控制器向存储单元发送信号时，将dqs配置为输出模式。

102、根据输出模式将dqs的信号设置为高电平状态。

本实施例中，在输出模式下，dqs的信号都是设置为高电平状态，即dqs输出的信号都是高电平值的。

本发明实施例中，由于现有技术中地址传输之后，数据传输之前，dqs处于输入模式，dqs的信号是低电平值的，属于无源信号，导致的抗干扰能力较弱，一旦低电平值的dqs信号产生干扰就会导致写入到内存中的数据整体往后会有一个偏移，使得读取的时候进行解码就会存在问题，导致数据丢失。而本实施例中只要主控制器向存储单元发送信号，就将dqs配置为输出模式，dqs的信号设置为高电平状态，此时dqs信号为有源信号，即使外部干扰存在，抗干扰能力也大大增加了，增强了信号稳定性，进而提高了数据安全性。

需要说明的是，除了图1所示的实施例中，只要主控制器向存储单元发送信号就将dqs配置为输出模式之外，还可以在主控制器发送命令或者只要不是读数据时，都可以配置dqs为输出状态，因为写数据的时序为：命令80h+地址+数据+命令10h，在主控制器发送命令或者不是读数据时，配置dqs为输出状态，可以保证地址传输之后，数据传输之前，dqs的信号都是高电平值，但是这样的处理方式对功耗会有影响。

结合图1所示的实施例，dqs配置为输出模式或输入模式，可以根据读写模式设置，具体如下：

请参阅图2，本发明实施例提供一种存储设备的信号控制方法，包括：

201、当存储设备的主控制器向存储单元发送信号时，获取主控制器的读写模式；

本实施例中，在存储设备的主控制器向存储单元发送信号时，还需要获取主控制器的读写模式，因为在读数据时，dqs是默认设置为输入模式，dqs的信号为低电平状态，那么在写模式时，执行步骤202；在读模式时，执行步骤203。

202、若读写模式为写模式，将dqs配置为输出模式；

本实施例中，在读写模式为写模式时，将dqs配置为输出模式。

203、若读写模式为读模式，将dqs配置为输入模式；

本实施例中，在读写模式为读模式时，将dqs默认配置为输入模式。

204、根据输出模式将dqs的信号设置为高电平状态。

本实施例中，在输出模式下，dqs的信号都是设置为高电平状态，即dqs输出的信号都是高电平值的。

本发明实施例中，增加了对于读模式和写模式下的不同的处理方式，使得在读模式下，无需修改dqs的默认配置，即读模式时，dqs是默认配置为输入模式的。

结合图1及图2所示的实施例，dqs配置为输出模式或输入模式，可以根据读写模式设置之外，还需要根据信号的内容来设置，具体如下：

请参阅图3，本发明实施例提供一种存储设备的信号控制方法，包括：

301、当存储设备的主控制器向存储单元发送信号时，获取主控制器的读写模式；

本实施例中，在存储设备的主控制器向存储单元发送信号时，还需要获取主控制器的读写模式，因为在读数据时，dqs是默认设置为输入模式，dqs的信号为低电平状态，那么在写模式时，执行步骤302；在读模式时，执行步骤304。

302、若读写模式为写模式，获取主控制器向存储单元发送的信号；

本实施例中，根据写数据的时序：命令80h+地址+数据+命令10h，由此可见，写模式下，主控制器向存储单元发送的信号包括命令信息、地址信息及数据信息。

303、当信号为地址信息时，将dqs配置为输出模式；

本实施例中，需要解决的是现有技术中地址传输之后，数据传输之前，dqs处于输入模式，导致的抗干扰能力较弱的问题，那么只需要在信号为地址信息时，将dqs配置为输出模式。

304、若读写模式为读模式，将dqs配置为输入模式；

本实施例中，在读写模式为读模式时，将dqs默认配置为输入模式。

305、根据输出模式将dqs的信号设置为高电平状态。

本实施例中，在输出模式下，dqs的信号都是设置为高电平状态，即dqs输出的信号都是高电平值的。

本发明实施例中，说明了dqs配置为输出模式的前提是，在写模式下，信号是地址信息，触发dqs配置为输出模式，更加精确地解决了现有技术中地址传输之后，数据传输之前，dqs处于输入模式，导致的抗干扰能力较弱的问题。

可选的，本发明的一些实施例中，方法还包括：

当dqs的信号发生信号干扰时，根据裸数据及错误数据，生成错位信息；

根据错位信息对错误数据进行纠错处理，得到裸数据。

本发明实施例中，如果在主控制器将裸数据(abcd..xyz)写入存储单元时，dqs信号发生信号干扰，那么写入裸数据将会发生错位，存储单元中的存储的裸数据(abcd..xyz)将会是错误数据(rrabcd…x)，此处所举的例子为，数据长度不变，整体偏移2个字节。那么主控制器从存储单元读取裸数据时，读取出的是错误数据(rrabcd…x)，根据裸数据及错误数据就能确定错位信息是“数据长度不变，整体偏移2个字节”，根据错位信息，只需要对错位信息进行移位处理，再通过低密度奇偶校验(low-densityparity-check，ldpc)或者错误检查和纠正(errorcorrectingcode，ecc)进行纠错处理，就能还原得到裸数据。

以上实施例介绍了存储设备的信号控制方法，下面对应用该信号控制方法的存储设备进行详细说明。需要说明的是，存储设备具体可以是ssd或者其他具有存储功能的设备。

请参考图4，本发明实施例提供一种存储设备的信号控制装置，包括：

输出模式配置模块401，用于当存储设备的主控制器向存储单元发送信号时，将dqs配置为输出模式；

电平状态配置模块402，用于根据输出模式将dqs的信号设置为高电平状态。

本发明实施例中，当当存储设备的主控制器向存储单元发送信号时，输出模式配置模块401将dqs配置为输出模式，电平状态配置模块402根据输出模式将dqs的信号设置为高电平状态。现有技术中地址传输之后，数据传输之前，dqs信号处于输入模式，导致的抗干扰能力较弱，一旦dqs信号产生干扰就会导致写入到内存中的数据整体往后会有一个偏移，使得读取的时候进行解码就会存在问题，导致数据丢失。本实施例中只要主控制器向存储单元发送信号，就将dqs配置为输出模式，dqs的信号设置为高电平状态，此时dqs信号为有源信号，即使外部干扰存在，抗干扰能力也大大增加了，增强了信号稳定性，进而提高了数据安全性。

可选的，结合图4所示的实施例，如图5所示，本发明的一些实施例中，输出模式配置模块401包括：

读写模式获取单元501，用于获取主控制器的读写模式；

输出模式配置单元502，用于若读写模式为写模式，则将dqs配置为输出模式。

本发明实施例中，读写模式获取单元501具体用于执行图2所示的实施例中步骤201及图3所示实施例中步骤301，输出模式配置单元502具体用于执行图2所示的实施例中步骤202。

可选的，如图5所示，本发明的一些实施例中，

输出模式配置单元502，还用于若读写模式为读模式，将dqs配置为输入模式。

本发明实施例中，输出模式配置单元502具体用于执行图2所示的实施例中步骤203及图3所示实施例中步骤304。

在以上图5所示的两个实施例中，增加了输出模式配置单元502对于读模式和写模式下的不同的处理方式，使得在读模式下，无需修改dqs的默认配置，即读模式时，dqs是默认配置为输入模式的。

可选的，结合图5所示的实施例，如图6所示，本发明的一些实施例中，输出模式配置模块401还包括：

信号获取单元601，用于获取主控制器向存储单元发送的信号，信号包括命令信息、地址信息及数据信息；

输出模式配置单元502，还用于当信号为地址信息时，将dqs配置为输出模式。

本发明实施例中，信号获取单元601具体用于执行图3所示的实施例中步骤302，输出模式配置单元502还用于执行图3所示的实施例中步骤303，本发明实施例中，说明了dqs配置为输出模式的前提是，在写模式下，信号是地址信息，触发dqs配置为输出模式，更加精确地解决了现有技术中地址传输之后，数据传输之前，dqs处于输入模式，导致的抗干扰能力较弱的问题。

可选的，结合图4-图6所示的实施例，如图7所示，装置还包括：

纠错模块701，用于当dqs的信号发生信号干扰时，根据裸数据及错误数据，生成错位信息；

纠错模块701，还用于根据错位信息对错误数据进行纠错处理，得到裸数据。

本发明实施例中，如果在主控制器将裸数据(abcd..xyz)写入存储单元时，dqs信号发生信号干扰，那么写入裸数据将会发生错位，存储单元中的存储的裸数据(abcd..xyz)将会是错误数据(rrabcd…x)，此处所举的例子为，数据长度不变，整体偏移2个字节。那么主控制器从存储单元读取裸数据时，读取出的是错误数据(rrabcd…x)，纠错模块701根据裸数据及错误数据就能确定错位信息是“数据长度不变，整体偏移2个字节”，根据错位信息，纠错模块701只需要对错位信息进行移位处理，再通过低密度奇偶校验(low-densityparity-check，ldpc)或者错误检查和纠正(errorcorrectingcode，ecc)进行纠错处理，就能还原得到裸数据。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。