跨时钟域信号传输方法、电路及电子装置与流程

1.本发明涉及一种跨时钟域信号传输方法、电路及装置。


背景技术：

2.电路以及系统中通常具有在不同的时钟域下工作的电路。例如，处理器的电路通常在快时钟域下工作，而其他位于处理器外围的电路通常在慢时钟域下工作。中断信号在不同时钟域之间进行传递时需要通过同步电路进行转换。其中，中断信号由快时钟域传递至慢时钟域时，会在慢时钟域内产生多个触发信号或丢失触发信号的情况产生，进而导致系统重复执行重置操作或不执行重置操作。


技术实现要素：

3.本发明的主要目的是提供一种跨时钟域信号传输方法、电路及装置，旨在解决现有技术中信号由快时钟域传递至慢时钟域内的异常问题。
4.一种跨时钟域信号传输方法，所述跨时钟域信号传输方法包括：
5.在快时钟域内接收初始中断信号；
6.利用边沿检测模块在所述快时钟域内对所述初始中断信号进行边缘检测并产生事件触发信号；
7.利用翻转电路在所述快时钟域将所述事件触发信号转换为边缘信号；
8.利用同步电路将所述边缘信号同步至慢时钟域并产生同步信号；
9.利用取沿电路在所述慢时钟域内根据所述同步信号生成触发中断信号。
10.此外，为了实现上述目的，本发明还提出一种跨时钟域信号传输电路；所述跨时钟域信号传输电路包括：
11.边沿检测模块，用于在快时钟域内对初始中断信号进行边缘检测并转换为事件触发信号；所述事件触发信号为单次脉冲信号；
12.翻转电路，用于将所述事件触发信号转换成边缘信号；
13.同步电路，用于将所述边缘信号同步至所述慢时钟域并产生同步信号；
14.取沿电路，用于根据所述同步信号在所述慢时钟域内生成触发中断信号。
15.此外，为了实现上述目的，本发明还提出一种电子装置，所述电子装置内存储有至少一个指令，所述至少一个指令被处理器执行时实现如下步骤：
16.在快时钟域内接收初始中断信号；
17.利用边沿检测模块在所述快时钟域内对所述初始中断信号进行边缘检测并产生事件触发信号；
18.利用翻转电路在所述快时钟域将所述事件触发信号转换为边缘信号；
19.利用同步电路将所述边缘信号同步至慢时钟域并产生同步信号；
20.利用取沿电路在所述慢时钟域内根据所述同步信号生成触发中断信号。
21.上述跨时钟域信号传输方法、电路及电子装置，将中断信号转换为单次脉冲信号，
将单次脉冲信号同步至慢时钟域并生成触发中断信号，可避免中断信号在快时钟域和慢时钟域之间进行传递时产生多个触发中断信号，保证系统的稳定性。
附图说明
22.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
23.图1为本发明较佳实施方式之跨时钟域信号传输电路的示意图。
24.图2为图1中所述初始中断信号、所述第一时钟信号以及所述事件触发信号的时序示意图。
25.图3为本发明较佳实施方式之跨时钟域信号传输方法的流程图。
26.主要元件符号说明
27.跨时钟域信号传输电路
ꢀꢀꢀꢀꢀꢀꢀ128.目标电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ229.边沿检测模块
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
30.脉冲同步模块
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
31.第一触发器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11
32.第二触发器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
13
33.第一逻辑电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
15
34.翻转电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
21
35.同步电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
23
36.取沿电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
25
37.多路复用器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
210
38.第三触发器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
213
39.第四触发器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
231
40.第五触发器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
232
41.第六触发器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
251
42.第二逻辑电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
252
43.第一时钟信号
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
clk_a
44.第二时钟信号
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
clk_b
45.步骤
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
s10～s14
46.如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
47.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范
围。
48.本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。此外，术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、系统、产品或设备没有限定于已列出的步骤或模块，而是可选地还包括没有列出的步骤或模块，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。
49.下面结合附图对本发明跨时钟域信号传输电路的具体实施方式进行说明。
50.请参阅图1，其为本发明一种较佳实施方式之跨时钟域信号传输电路1的电路图。所述跨时钟域信号传输电路1应用于具有多时钟域的电子装置中。所述跨时钟域信号传输电路1可实现初级中断信号由快时钟域同步至慢时钟域并生成触发中断信号给目标电路2。所述跨时钟域信号传输电路1包括边沿检测模块10以及脉冲同步模块20。在本发明的至少一个实施例中，所述边沿检测模块10以及所述脉冲同步模块20可以设置于同一集成电路内，也可以分别设置于不同的集成电路内。
51.请一并参阅图2，所述边沿检测模块10在所述快时钟域内工作。所述边沿检测模块10对所述初始中断信号进行边缘检测并转换为事件触发信号。在本发明的至少一个实施例中，所述事件触发信号为单次脉冲信号。所述边沿检测模块10包括第一触发器11、第二触发器13以及第一逻辑电路15。所述第一触发器11的信号输入端d接收所述初始中断信号，所述第一触发器11的时钟信号端clk接收第一时钟信号clk_a，所述第一触发器11的输出端q分别与所述第二触发器13以及所述第一逻辑电路15电性连接。所述第二触发器13的信号输入端d与所述第一触发器11的输出端q电性连接，所述第二触发器13的时钟信号端clk接收第一时钟信号clk_a，所述第二触发器13的输出端q与所述第一逻辑电路15的反相输入端电性连接。所述第一逻辑电路15的正向输入端与所述第一触发器11的输出端q电性连接，所述第一逻辑电路15的反相输入端与所述第二触发器13的输出端q电性连接，所述第一逻辑电路15的输出端out与所述脉冲同步模块20电性连接。在本发明的至少一个实施例中，所述第一逻辑电路15为逻辑“与”门(and)；所述第一时钟信号clk_a为快时钟信号。图2为所述初步中断信号l_int、所述第一时钟信号clk_a以及所述事件触发信号e_trigger的时序示意图。所述初步中断信号l_int为高电平有效，所述事件触发信号e_trigger为单次脉冲信号。
52.所述脉冲同步模块20与所述边沿检测模块10电性连接。所述脉冲同步模块20用于将所述事件触发信号从所述快时钟域同步至所述慢时钟域并产生触发中断信号。所述脉冲同步模块20包括翻转电路21、同步电路23以及取沿电路25。
53.所述翻转电路21工作在所述快时钟域。所述翻转电路21用于将所述事件触发信号转换成边缘信号。所述翻转电路21包括多路复用器210以及第三触发器213。所述多路复用器210的输入端与所述第一逻辑电路15的输出端out电性连接，所述多路复用器210的输出端与所述第三触发器213的输入端d电性连接。所述第三触发器213的时钟端clk接收所述第一时钟信号clk_a，所述第三触发器213的输出端q与所述同步电路23电性连接。
54.所述同步电路23工作在慢时钟域。所述同步电路23用于将所述边缘信号同步至所述慢时钟域并产生同步信号。所述同步电路23包括第四触发器231以及第五触发器232。所述第四触发器231的输入端d与所述第三触发器213的输出端q电性连接，所述第四触发器231的时钟端clk接收第二时钟信号clk_b，所述第四触发器231的输出端q与所述第五触发
器232的输入端d电性连接。所述第五触发器232的时钟端clk接收所述第二时钟信号clk_b，所述第五触发器232的输出端与所述取沿电路25电性连接。在本发明的至少一个实施例中，所述第二时钟信号clk_b为慢时钟信号。所述第一时钟信号clk_a的频率高于所述第二时钟信号clk_b的频率。
55.所述取沿电路25工作在所述慢时钟域。所述取沿电路25用于根据所述同步信号在所述慢时钟域内生成触发中断信号。所述取沿电路25包括第六触发器251以及第二逻辑电路252。所述第六触发器251的输入端d与所述第五触发器232的输出端q电性连接，所述第六触发器251的时钟端clk接收所述第二时钟信号clk_b，所述第六触发器251的输出端q与所述第二逻辑电路252的第二输入端电性连接。所述第二逻辑电路252的第一输入端与所述第五触发器232的输出端q电性连接。在本发明的至少一个实施例中，所述第二逻辑电路252为异或门。
56.采用上述跨时钟域信号传输电路1，利用边沿检测模块10中断信号转换为单次脉冲信号，利用脉冲同步模块20将单次脉冲信号同步至慢时钟域并生成触发中断信号，可避免中断信号在快时钟域和慢时钟域之间进行传递时产生多个触发中断信号，保证系统的稳定性。
57.请参阅图3，其为跨时钟域的信号传输方法的流程图，其应用于跨时钟域信号传输电路1中。所述跨时钟域信号传输方法包括如下步骤：
58.s10、在快时钟域内接收初始中断信号。
59.s11、利用边沿检测模块在所述快时钟域内对所述初始中断信号进行边缘检测并产生事件触发信号。
60.在本发明的至少一个实施例中，所述事件触发信号为单次脉冲信号。所述边沿检测模块10包括第一触发器11、第二触发器13以及第一逻辑电路15。所述第一触发器11的信号输入端d接收所述初始中断信号，所述第一触发器11的时钟信号端clk接收第一时钟信号clk_a，所述第一触发器11的输出端q分别与所述第二触发器13以及所述第一逻辑电路15电性连接。所述第二触发器13的信号输入端d与所述第一触发器11的输出端q电性连接，所述第二触发器13的时钟信号端clk接收第一时钟信号clk_a，所述第二触发器13的输出端q与所述第一逻辑电路15的反相输入端电性连接。所述第一逻辑电路15的正向输入端与所述第一触发器11的输出端q电性连接，所述第一逻辑电路15的反相输入端与所述第二触发器13的输出端q电性连接，所述第一逻辑电路15的输出端out与所述脉冲同步模块20电性连接。在本发明的至少一个实施例中，所述第一逻辑电路15为逻辑“与”门(and)；所述第一时钟信号clk_a为快时钟信号。图2为所述初步中断信号l_int、所述第一时钟信号clk_a以及所述事件触发信号e_trigger的时序示意图。所述初步中断信号l_int为高电平有效，所述事件触发信号e_trigger为单次脉冲信号。
61.s12、利用翻转电路在所述快时钟域将所述事件触发信号转换为边缘信号。
62.本发明的至少一个实施例中，所述翻转电路21包括多路复用器210以及第三触发器213。所述多路复用器210的输入端与所述第一逻辑电路15的输出端out电性连接，所述多路复用器210的输出端与所述第三触发器213的输入端d电性连接。所述第三触发器213的时钟端clk接收所述第一时钟信号clk_a，所述第三触发器213的输出端q与所述同步电路23电性连接。
63.s13、利用同步电路将所述边缘信号同步至所述慢时钟域并产生同步信号。
64.本发明的至少一个实施例中，所述同步电路23包括第四触发器231以及第五触发器232。所述第四触发器231的输入端d与所述第三触发器213的输出端q电性连接，所述第四触发器231的时钟端clk接收第二时钟信号clk_b，所述第四触发器231的输出端q与所述第五触发器232的输入端d电性连接。所述第五触发器232的时钟端clk接收所述第二时钟信号clk_b，所述第五触发器232的输出端与所述取沿电路25电性连接。在本发明的至少一个实施例中，所述第二时钟信号clk_b为慢时钟信号。所述第一时钟信号clk_a的频率高于所述第二时钟信号clk_b的频率。
65.s14、利用取沿电路在所述慢时钟域内根据所述同步信号生成触发中断信号。
66.在本发明的至少一个实施例中，所述第六触发器251的输入端d与所述第五触发器232的输出端q电性连接，所述第六触发器251的时钟端clk接收所述第二时钟信号clk_b，所述第六触发器251的输出端q与所述第二逻辑电路252的第二输入端电性连接。所述第二逻辑电路252的第一输入端与所述第五触发器232的输出端q电性连接。在本发明的至少一个实施例中，所述第二逻辑电路252为异或门。
67.上述跨时钟域信号传输方法，利用边沿检测模块10中断信号转换为单次脉冲信号，利用脉冲同步模块20将单次脉冲信号同步至慢时钟域并生成触发中断信号，可避免中断信号在快时钟域和慢时钟域之间进行传递时产生多个触发中断信号，保证系统的稳定性。
68.需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
69.在本技术所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性或其它的形式。
70.所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
71.另外，在本发明的各个实施例中的各功能模块可以集成在一个处理器中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
72.所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式
体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
73.还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
74.以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。