1.一种集成电路装置，包括：
接口，所述接口用于通过总线接口与存储器模块进行通信；以及
存储器控制器逻辑，用于执行操作，包括用于：
向所述存储器模块发送请求以启动训练方式，在所述训练方式中，所述存储器模块在所述总线接口的边带通路上传输连续的比特模式；
通过所述总线接口的所述边带通路接收所述连续的比特模式；
检测所接收的比特模式中的值之间的变换以确定所接收的比特模式中的比特的数据眼；
确定所接收的比特模式中的比特的数据眼；以及
确定相位插值器的设置，以生成插值信号来对所确定的数据眼内的数据进行采样。
2.根据权利要求1所述的集成电路装置，其中所述存储器控制器逻辑用于执行操作进一步包括用于：
向所述存储器模块发送请求以终止所述训练方式，在所述训练方式中，所述存储器模块响应于所述数据眼的确定而传输连续的比特模式；以及
将所述相位插值器的设置应用于相位插值器延迟。
3.根据权利要求1所述的集成电路装置，其中，检测所接收的比特模式中的值之间的变换并确定所述所接收的比特模式中的比特的数据眼还包括：
将来自所述比特模式的读取值存储在寄存器中；以及
确定来自所述比特模式的后续传输的后续读取值是否与所述寄存器中的读取值匹配，其中，在与存储在所述寄存器中的值匹配的两个读取值的边缘之间确定所述数据眼。
4.根据权利要求1所述的集成电路装置，其中所述连续的比特模式包括在所述总线接口的所述边带通路上的第一连续的比特模式和在所述边带通路上的第二连续的比特模式，其中所述第一连续的比特模式和所述第二连续的比特模式具有相反的值。
5.根据权利要求4所述的集成电路装置，其中所述第一连续的比特模式在第一读标识符信号线上被发送并且包括连续的1010模式，并且其中所述第二连续的比特模式在第二读标识符信号线上被发送并且包括连续的0101模式。
6.根据权利要求5所述的集成电路装置，其中所述第一连续的比特模式和所述第二连续的比特模式在每个时钟间隔在0与1之间交替，以在所述总线接口上创建周期为所述时钟间隔的周期的两倍的时钟模式。
7.根据权利要求1所述的集成电路装置，其中，所述总线接口包括：在其上传输命令的命令线、在其上传输数据的数据线以及读标识符信号线，其中，在所述读标识符信号线上以低于时钟频率的命令频率来传输所述比特模式。
8.根据权利要求1所述的集成电路装置，其中，存储器控制器逻辑用于执行操作进一步包括用于：
响应于确定相位插值器的设置，向所述存储器模块发送读命令连同读标识符；
从所述存储器模块接收读数据，包括返回的读标识符；以及
响应于确定所返回的读标识符与连同所述读命令发送的所述读标识符匹配来确定读偏移量，其中，所述读偏移量用于使用所述相位插值器的所确定的设置来确定何时开始对所述数据眼中的读数据进行采样。
9.一种集成电路装置，包括：
接口，所述接口通过总线接口与存储器模块进行通信；以及
存储器控制器逻辑，用于执行读训练操作，其中，所述存储器控制器逻辑用于：
通过所述总线接口向所述存储器模块发送第一读命令和第一读标识符，其中，所述第一读标识符为随机读标识符；
通过所述总线接口从所述存储器模块接收读数据和第二读标识符，其中在所述总线接口的边带通路上从所述存储器模块接收所述第二读标识符；以及
响应于确定来自所述存储器模块的所述第二读标识符包括连同所述第一读命令发送的所述第一读标识符，来确定读偏移量，其中，所述读偏移量用于确定数据采样时间。
10.根据权利要求9所述的集成电路装置，其中所述逻辑进一步用于：
确定所述第二读标识符不包括连同所述第一读命令发送的所述第一读标识符；
执行以下迭代：
生成第三读标识符，其中所述第三读标识符是随机读标识符，以及
向所述存储器模块发送包括所述第三读标识符的第二读命令；以及
在确定所述读偏移量后结束迭代。
11.根据权利要求9所述的集成电路装置，其中所述逻辑进一步用于：响应于在所述第二读标识符中包括所述第一读标识符而终止读训练操作。
12.根据权利要求9所述的集成电路装置，其中所述逻辑进一步用于将授权命令发送到所述存储器模块。
13.根据权利要求9所述的集成电路装置，其中，所述总线接口包括在其上传输命令的命令线、在其上传输数据的数据线以及读标识符信号线，其中，在所述读标识符信号线上从所述存储器模块接收所述第二读标识符。
14.根据权利要求9所述的集成电路装置，其中，所述集成电路装置还包括线性反馈移位寄存器（lfsr），并且所述线性反馈移位寄存器（lfsr）用于生成所述第一读标识符。
15.根据权利要求9所述的集成电路装置，其中所述逻辑进一步用于：
在所述读命令之后向所述存储器模块发送授权信号，并且其中所述读偏移量测量在发送所述授权信号之后数据到达的时间。
16.一种集成电路装置，包括：
接口，所述接口用于通过总线接口与存储器模块进行通信；
线性反馈移位寄存器（lfsr）；
相位插值器；以及
用于执行读训练操作的存储器控制器逻辑，所述读训练操作包括：
在正常的读操作和写操作期间启动读训练操作，其中第一读偏移量用于确定何时开始对所接收的数据进行采样；
使用所述线性反馈移位寄存器（lfsr）生成第一读标识符；
将第一读命令连同所述第一读标识符发送到所述存储器模块；
通过所述总线接口的边带通路从所述存储器模块接收第二读标识符；
确定所述第二读标识符与连同所述读命令发送的所述第一读标识符匹配；
作为确定所述第二读标识符与连同所述读命令发送的所述第一读标识符匹配的结果，使用来自所述存储器模块的所述第二读标识符来确定第二读偏移量，在第二读偏移量处在所述总线接口上对读数据进行采样，其中确定所述第二读偏移量包括确定所述第二读标识符中的数据眼；以及
确定用于控制所述相位插值器以生成用于采样数据的插值信号的设置。
17.根据权利要求16所述的集成电路装置，其中，读训练操作还包括：在连同所述读命令发送所述第一读标识符之后，向所述存储器模块发送授权信号。
18.根据权利要求16所述的集成电路装置，其中，所确定的用于控制所述相位插值器的设置是与先前获得的用于控制所述相位插值器的第一设置不同的第二设置。
19.根据权利要求16所述的集成电路装置，其中确定所述第二读偏移量还包括：从由所述存储器控制器读取的所述第二读标识符的时刻来确定边缘。
20.根据权利要求16所述的集成电路装置，其中所述操作进一步包括：
确定所述第二读标识符不包括连同所述第一读命令发送的所述第一读标识符；以及
执行以下迭代，直到响应于从所述存储器模块所接收的读数据而确定所述读偏移量为止：
在所述线性反馈移位寄存器（lfsr）中生成第三读标识符，以及
向所述存储器模块发送包括所述第三读标识符的第二读命令。
21.根据权利要求20所述的集成电路装置，其中，所述操作还包括：响应于确定所述第二读标识符不包括所述第一读标识符，来修改周期延迟设置。