一种相控阵天线数据验证的方法与流程

本申请涉及相控阵天线数据验证
技术领域：
，具体是相控阵天线数据验证的方法。
背景技术：
：在相控阵波束控制的技术中，为了确保相控阵天线的最终性能，必须对相控阵每个通道进行幅相校准，再将校准数据处理之后集成到控制系统中。现有技术中一般采用间接判别法判别系统中的数据准确性，即通过测试相控阵天线的最终性能(例如方向图)等，来间接判断相控阵波束控制系统中数据的正确性。但是，采用间接判别法判别相控阵波束控制系统中数据准确性的过程中，由于影响相控阵天线出现最终功能异常的情况的环节较多，排故较为困难，因此，无法直接确定相控阵波束控制系统中的数据是否存在不准确的情况。另一方面，随着相控阵通道数的增加，即使排故后确定是相控阵波束控制系统中的存在不准确数据，在数据校准过程中，需要校准的数据量也随之增加，很难逐一排查，导致最终存入相控阵波束控制系统中进行工作的数据的正确性判定难度增加。因此，亟需一种相控阵天线数据验证的方法来解决这一问题。技术实现要素：本发明旨在解决上述技术问题，提供一种相控阵天线数据验证的方法，快速地验证相控阵波束控制系统中待校准数据的正确性，缩小相控阵波束控制系统排故过程中的排查范围，降低排故难度和缩短了排故周期为实现上述目的，本发明公开了一种相控阵天线数据验证的方法，该种方法包括：s1、数据读取：校对系统自相控阵波束控制系统中分段读取待校准数据，并暂存为校准数据段；s2、数据比对：所述校对系统在原始数据中提取与读取到的所述校准数据段相对应的原始数据段，将所述原始数据段与所述校准数据段进行比对，并对不一致的比对结果进行记录；s3、重复所述s1和所述s2，直至所有的所述待校准数据分别与所述原始数据中的数据逐一比对验证后，输出验证结果。基于上述方法，校对系统对相控阵波束控制系统中的待校准数据进行分段读取，并在原始数据中提取相对应的原始数据段与之逐一比对验证，在比对过程中，校对系统将校准数据段与原始数据段中数据不一致的数据进行记录，重复多次分段提取、比对、记录，最终输出验证结果。通过分段比对的方式，提高了待校准数据与原始数据比对时的效率，降低了相控阵波束控制系统在数据校准上排故的难度，提高本申请相控阵天线数据验证的方法的可靠性。优选地，所述s1具体包括：s1-1、数据处理：所述相控阵波束控制系统将所述待校准数据处理为标准格式数据后进行存储；s1-2、计算数据地址：自初始地址起，按照预设分段的字节长度对所述待校准数据和所述原始数据进行地址分段；s1-3、获取所述校准数据段：所述校对系统按照以预设字节长度分段后的地址对所述相控阵波束控制系统中格式处理后的所述待校准数据进行分段读取，获得所述校准数据段；s1-4、数据暂存：所述校对系统对所述分段校准数据进行暂存。优选地，所述s2具体包括：s2-1、预设原始数据：在所述校对系统中预存与所述待校准数据格式相同的所述原始数据；s2-2、获取所述原始数据段：所述校对系统根据所述预设字节长度，提取所述原始数据中与暂存的所述校准数据段相对应的数据，获得所述原始数据段；s2-3、数据比对：所述校对系统将提取到的所述原始数据段与暂存的所述校准数据段进行逐一比对验证，并记录比对不一致的结果、及结果对应的数据在所述待校准数据中的位置；s2-4、缓存清理：暂存的所述校准数据段比对完成后，所述校对系统清除该段数据。基于上述s1、s2的方法，相控阵波束控制系统将待校准数据处理为标准格式，校对系统按照一定字节长度对待校准数据进行读取，并将提取到的校准数据段与与其格式相同的原始数据段进行比对，提高了数据校准的速度，缩短相控阵波束控制系统的开发周期。优选地，所述s3中的验证结果具体包括不一致的比对结果，及该结果中的数据分别在所述待校准数据、所述原始数据中的位置。进一步地，通过比对不一致的结果的数据及其位置的记录，便于工作人员精准找到相控阵天线数据中的错误之处，缩短相控阵波束控制系统的排故周期。优选地，所述待校准数据包括幅度校准数据和相位校准数据。优选地，所述相控阵波束控制系统包括主控芯片fpga、校准数据存储器、数据处理模块、数据传输模块；所述校准存储器与所述主控芯片fpga相连，以存储所述待校准数据；所述数据处理模块分别与所述主控芯片fpga、所述校准数据存储器相连，以对待校准数据进行数据标准格式的转换；所述数据传输模块与所述主控芯片fpga相连，以传输所述待校准数据。优选地，所述数据处理模块包括存储位数为16bit的十六进制数据转换单元，以对单个所述待校准数据分别进行十六进制的数据格式转换，并将转换后的数据存储以两个字节进行存储。优选地，所述校对系统包括配置有校对软件的pc机、原始数据存储器、数据读取模块、输出模块，所述原始数据存储器与所述pc机相连，以存储与所述数据处理模块处理后的数据格式相同的所述原始数据；所述数据读取模块分别与所述pc机、所述数据传输模块通讯连接，以读取所述待校准数据；所述输出模块与所述pc机相连，用于输出验证结果。基于上述相控阵波束控制系统、校对系统的结构设置，简化了相控阵天线数据验证所用系统的结构，从而缩小相控阵波束控制系统排故过程中的排查范围，缩短排故周期，提高数据验证结果的可靠性。优选地，所述校准数据存储器为flash存储器或sd卡，所述原始数据存储器为电脑硬盘或者电脑缓存。优选地，所述数据传输模块、所述数据读取模块为串口通讯或spi通讯或网关通讯。通过上述校准数据存储器、原始数据存储器、数据传输模块、数据读取模块的构成，提高校对系统、相控阵波束控制系统的兼容性，方便用户使用。综上所述，通过本申请的相控阵天线数据验证的方法，能够快速验证相控阵波束控制系统中待校准数据的正确性，提高数据验证结果的可靠性，缩短相控阵波控系统的开发周期。并缩小了相控阵波束控制系统排故过程中的排查范围，降低了排故难度和缩短了排故周期。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本申请实施例相控阵天线数据验证的方法的流程框图；图2是本申请实施例相控阵波束控制系统和校对系统的连接示意图。具体实施方式为了使本
技术领域：
的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应当属于本申请保护的范围。实施例：参考图1所示的一种相控阵天线数据验证的方法，该种方法包括s1、数据读取；s2、数据比对；s3、重复s1和s2，并输出验证结果。在本实施例中，s1、数据读取：校对系统自相控阵波束控制系统中分段读取待校准数据，并暂存为校准数据段。作为本实施例中s1的一种优选地实施方式，s1具体包括：s1-1、数据处理：相控阵波束控制系统将待校准数据处理为标准格式数据后进行存储(需要说明的是，标准格式可以是用户预设的任意一种数据存储格式，在本实施方式，幅度校准数据和相位校准数据均以16bit的十六进制数据格式存储)，待校准数据包括幅度校准数据和相位校准数据，相位校准数据的总个数为天线通道数*频点数；s1-2、计算数据地址：自初始地址起，按照预设分段的字节长度对待校准数据和原始数据进行地址分段，分段的字节长度可以是任意字节，一般为256个字节，需要说明的是，初始地址一般为0，第一次读取时的地址分段为1～256，以后每段数据的截取地址分段为在前段地址的末端加256；s1-3、获取校准数据段：校对系统按照以预设字节长度分段后的地址对相控阵波束控制系统中格式处理后的待校准数据进行分段读取，获得校准数据段；s1-4、数据暂存：校对系统对分段校准数据进行暂存。在本实施例中，s2、数据比对：校对系统在原始数据中提取与读取到的校准数据段相对应的原始数据段，将原始数据段与校准数据段进行比对，并对不一致的比对结果进行记录。作为本实施例中s2的一种优选地实施方式，s2具体包括：s2-1、预设原始数据：在校对系统中预存与待校准数据格式相同的原始数据；s2-2、获取原始数据段：校对系统根据预设字节长度，提取原始数据中与暂存的校准数据段相对应的数据，获得原始数据段；s2-3、数据比对：校对系统将提取到的原始数据段与暂存的校准数据段进行逐一比对验证，并记录比对不一致的结果、及结果对应的数据在待校准数据中的位置；s2-4、缓存清理：暂存的校准数据段比对完成后，校对系统清除该段数据。在本实施例中，s3、重复s1和s2，直至所有的待校准数据分别与原始数据中的数据逐一比对验证后，输出验证结果。作为本实施例s3的一种优选地实施方式，s3中的验证结果具体包括不一致的比对结果，及该结果中的数据分别在待校准数据、原始数据中的位置。通过上述相控阵天线数据验证的方法，相控阵波束控制系统将幅度校准数据和相位校准数据均以标准格式进行存储，校对系统将校准数据段与原始数据段进行逐一比对验证，记录比对结果不一致的数据，并在所有待校准数据与原始数据逐一比对验证完成后，输出记录的结果，提高了待校准数据与原始数据比对时的效率，提高数据验证结果的可靠性，缩短相控阵波控系统的开发周期。并缩小了相控阵波束控制系统排故过程中的排查范围，降低了相控阵波束控制系统在数据校准上排故的难度。在本实施例中，参考图2所示，相控阵波束控制系统包括主控芯片fpga、校准数据存储器、数据处理模块、数据传输模块；校准存储器与主控芯片fpga相连，以存储待校准数据；数据处理模块分别与主控芯片fpga、校准数据存储器相连，以对待校准数据进行数据标准格式的转换；数据传输模块与主控芯片fpga相连，以传输待校准数据。主控芯片fpga可以是本
技术领域：
人员常用的现有技术中的任意一种，数据处理模块以现有技术为基础，与主控芯片fpga的数据接口相连。数据处理模块包括存储位数为16bit的十六进制数据转换单元，以对单个待校准数据分别进行十六进制的数据格式转换，并将转换后的数据存储以两个字节进行存储。数据处理模块用于将幅度校准数据和相位校准数据转换为16bit的十六进制数据格式。例如单个相位校准数据的十进制原始数据为phase＝10.125°，转换为16bit的十六进制数据格式的过程为：phase＝10.125°＝0000001010.001000(二进制)＝0288(十六进制)。校对系统包括配置有校对软件的pc机、原始数据存储器、数据读取模块、输出模块，原始数据存储器与pc机相连，以存储与数据处理模块处理后的数据格式相同的原始数据；数据读取模块分别与pc机、数据传输模块通讯连接，以读取待校准数据；输出模块与pc机相连，用于输出验证结果。需要说明的是，pc机中配置的校对软件程序可以是本
技术领域：
人员常用的、现有技术中的任意一种基于matlab软件的数据比较程序，也可以是现有技术中任意一种基于qt的上位机软件中烧制的数据比较程序段。在本实施例的一些可行的实施方式中，pc机可以替换为现有技术中的任意一种校对芯片，校对芯片上搭载有现有技术中的任意一种基于matlab软件的数据比较程序或现有技术中任意一种基于qt的上位机软件中烧制的数据比较程序段。输出模块可以是现有技术中的任意一种，例如打印机。在本实施例中，由于原始数据与相控阵波束控制系统中的待校准数据格式和精度相同，因此，读取到的数据必须与原始数据完全一致才能够验证通过。表1如上表所示，phase_compension.txt1所在列的数据为相控阵波束控制系统中的待校准数据中截取的部分，phase_compension.txt2所在列的数据为原始数据中截取的部分，phase_compension.txt1和phase_compension.txt2中的数据均为十六进制格式。address所在列的数据为各用于比对的数据在待校准数据、原始数据中的位置。校对系统的pc机控制数据读取模块通过数据传输模块在相控阵波束控制系统的校准数据存储器中分段读取待校准数据，并将读取到的校准数据段暂存于缓存中。pc机根据校准数据段的长度在原始数据中找到与校准数据段相对应的原始数据段，并将校准数据段和原始数据段中的数据进行逐一比对验证，将验证不一致的数据结果进行记录于下表2中。表2错误地址被验数据(待校准数据)原始数据5a1a0a1a2150356bffff………………校准数据存储器为flash存储器或sd卡，原始数据存储器为电脑硬盘或者电脑缓存。在本实施例中，flash存储器、sd卡可以互相替换为校准数据存储器。数据传输模块、数据读取模块为串口通讯或spi通讯或网关通讯，在本实施例中，串口通讯、spi通讯、网关通讯可以互相替换。在一段校准数据段比对结束后，删除缓存并重新读取另一段校准数据段进行数据校准，并在相控阵波束系统中的所有待校准数据全部与原始数据逐一比较后，通过输出模块输出表2记录的结果。以上描述是为了进行图示说明而不是为了进行限制。通过阅读上述描述，在所提供的示例之外的许多实施方式和许多应用对本领域技术人员来说都将是显而易见的。因此，本教导的范围不应该参照上述描述来确定，而是应该参照所附权利要求以及这些权利要求所拥有的等价物的全部范围来确定。出于全面之目的，所有文章和参考包括专利申请和公告的公开都通过参考结合在本文中。在前述权利要求中省略这里公开的主题的任何方面并不是为了放弃该主体内容，也不应该认为申请人没有将该主题考虑为所公开的申请主题的一部分。当前第1页12