一种基于ATE的SRAM型FPGA在线测试方法与流程

本发明涉及一种测试方案，尤其适用于sram型fpga的二次筛选测试，具体是一种基于ate的sram型fpga在线测试方法。

背景技术：

伴随半导体制造技术的不断提高，fpga向着大容量、高密度的方向高速发展。千万门级的fpga已逐渐成为主流器件，作为一种新型高端器件，fpga逻辑门数达千万门级，引脚数达千引脚以上，器件结构复杂，内部资源较多，嵌入了cpu核、以太网核、dsp功能处理单元和高速收发模块等先进模块，同时支持多种动态控制的运算模式。

现有的fpga测试主要是采用外部加载方法，如图1所示，针对某一逻辑资源测试，需要外部prom存储配置信息，并按照所配置功能进行测试，这种测试方法存在如下问题：需要专用的配置芯片、下载器、下载线缆等外部硬件，且加载时间较长，不利于量产化测试；

2、只能进行一次配置，而在有限的i/o下，无论采用何种功能配置模型，均无法使得芯片内部资源的测试覆盖率达到最大；

3、量产过程中稳定性差。从下载器、下载线缆、外部prom的硬件连接，以及配置信息的加载过程分析，这种测试方法受外界不确定因素影响较多，测试稳定性较差。

通常情况下，芯片测试向量激励应由设计方提供，而目前，在测试环节通常无法获取芯片设计方的测试向量，因此，测试覆盖率也极其有限。目前的测试方法，不利于大批量芯片的量产化测试，同时也已经无法满足航空、航天等高可靠性环境下对芯片覆盖性、稳定性和可靠性的要求。

技术实现要素：

为解决现有技术中存在的问题，本发明提出了一种基于ate的sram型fpga在线测试方法，本发明避免了使用外部prom加载配置信息的过程，利用ate将数据形式写入sram型fpga，大大缩短了配置时间，从而节约了测试成本。

本发明采用的技术方案如下：

一种基于ate的sram型fpga在线测试方法，包括如下步骤：

步骤1，将sram型fpga开发软件进行配置，生成配置文件；

步骤2，将生成的配置文件转换为ate可识别的向量文件；

步骤3，通过ate将所述向量文件写入sram型fpga；

步骤4，对sram型fpga进行上电测试。

优选的，所述步骤3包括如下步骤：

步骤3.1，利用模式选择管脚，将fpga配置为并行从模式；

步骤3.2，通过ate与fpga相连接的数字通道，按照配置时序，为fpga提供配置时钟和并行的配置数据，实现fpga的在线配置。

优选的，步骤1中，所述配置文件为位流文件，步骤2中，先将位流文件中头部和尾部的冗余信息剔除，再将生成的配置文件转换为ate可识别的向量文件。

优选的，所述头部冗余信息包括文件说明、日期、工程名称、起始序列位和被配置器件所需配置位数的长度计数。

优选的，尾部冗余信息包括空操作指令。

优选的，空操作指令为16个32bit的空操作指令。

与现有技术相比，本发明具有如下有益效果：

本发明的基于ate的sram型fpga在线测试方法：(1)缩短测试时间：传统的外部prom加载方式采用的是sram型fpga的主串模式，上电后配置信息以串行的方式加载。本发明先将sram型fpga开发软件进行配置，生成配置文件；再将生成的配置文件转换为ate可识别的向量文件；然后通过ate将所述向量文件写入sram型fpga，然后及可对sram型fpga进行上电测试；由上述过程可以看出，本发明没有使用外部prom加载配置信息的过程，因此缩短了配置时间，从而节约了测试成本，有利于量产化测试。(2)通用性、可移植性强：本发明所提出的解决方法，可适用于各个不同sram型fpga厂家的各类型芯片，还可推广至不同的ate测试平台。(3)测试稳定性高：本发明中的测试方法避免了下载器、下载线缆，以及外部prom等结构的使用，减少了外部硬件连接，减少了测试系统的繁杂性，从而使得能够影响配置信息加载、芯片测试的外部不确定因素大大减少，极大的提高芯片量产测试的稳定性。(4)提高了测试覆盖率：在ate掉电后，sram型fpga中配置信息自动丢失，重新上电即可进行多次配置，这样可以在同一个操作流程中完成fpga芯片的多次"配置一测试"过程，减少操作环节。而采用现有的外部prom配置则只能进行一次加载。因此，本发明大大提高了fpga内部资源的测试覆盖性，提高了测试的可靠性。

进一步的，本发明利用模式选择管脚，将fpga配置为并行从模式；通过ate与fpga相连接的数字通道，按照配置时序，为fpga提供配置时钟和并行的配置数据，实现fpga的在线配置。本发明利用ate以并行数据形式写入sram型fpga，大大缩短了配置时间，从而节约了测试成本。

进一步的，本发明先将位流文件中头部和尾部的冗余信息剔除，再将生成的配置文件转换为ate可识别的向量文件，这样能够避免冗余信息参与计算，占用计算资源，降低计算效率。

附图说明

图1为现有sram型fpga测试方案流程框图；

图2为本发明基于ate的sram型fpga在线测试方法的流程框图；

图3为本发明实施例中涉及的某sram型fpga电路测试解决方案结构示意图；

图4为本发明实施例中配置向量生成过程示意图。

具体实施方式

下面结合附图和实施例来对本发明做进一步的说明。

参照图2，本发明基于ate的sram型fpga在线测试方法，包括如下步骤：

步骤1，将pc机中各厂家的sram型fpga开发软件进行配置，生成配置文件；

步骤2，将生成的配置文件转换为ate可识别的向量文件；

步骤3，通过ate将所述向量文件写入sram型fpga；

步骤4，对sram型fpga进行上电测试。

作为本发明优选的实施方案，步骤3包括如下步骤：

步骤3.1，利用模式选择管脚，将fpga配置为并行从模式；

步骤3.2，通过ate与fpga相连接的数字通道，按照配置时序，为fpga提供配置时钟和并行的配置数据，实现fpga的在线配置。

作为本发明优选的实施方案，步骤1中，所述配置文件为位流文件，步骤2中，先将位流文件中头部和尾部的冗余信息剔除，再将生成的配置文件转换为ate可识别的向量文件。

作为本发明优选的实施方案，所述头部冗余信息包括文件说明、日期、工程名称、起始序列位和被配置器件所需配置位数的长度计数。

作为本发明优选的实施方案，尾部冗余信息包括空操作指令。

作为本发明优选的实施方案，空操作指令为16个32bit的空操作指令。

实施例

如图2～图4所示，为本发明实施例所提出的测试方案在某sram型fpga测试中的一个具体实例，该fpga为bga1148封装，图3中的待测电路对应方框为待测电路所用测试夹具顶视图，六个椭圆形中为ate测试机的pogo-pin测试通道，上方为预留的外部prom配置器件位置以及对待测器件(dut)、prom配置器件进行写入操作的jtag端口，该部分是预留的用来对器件进行对比分析时使用。下方是预留的外部电源位置。

根据配置文件的数据格式及时序信息，如图4所示，将由xilinx厂家开发软件ise生成的配置文件转换为ate可以识别的向量文件。

就本实例中所采用的ate测试系统而言，.atp文件格式是其可识别的向量格式。.atp文件的第一行是导入测试程序中定义的信号时序信息tset_config。第二行是程序中定义的信号管脚名称：cclk,prog_b,cs_b,rdwr_b,din[7:0]。依次往下，为测试向量，每一行代表一个时钟周期内的一条向量，repeat表示重复该行所在向量。本实施例在将配置文件转换为ate识别的向量文件前，对.atp文件中的头部和尾部的冗余信息剔除，其中头部冗余信息为文件说明、日期、ise工程名称、起始序列位和被配置器件所需配置位数的长度计数，尾部冗余信息包括空操作指令，其中的空操作指令为16个32bit的空操作指令。之后再进行文件的转换，这样能够提高计算的速度。

当向量文件转换完毕后，此时，利用模式选择管脚m[2]-m[0]，将fpga配置为并行从模式(slaveselectmapmode)。利用ate取代外部prom的加载功能，通过ate与fpga相连接的数字通道，严格按照配置时序，为fpga提供配置时钟cclk和8路并行的配置数据d[7]-d[0]，从而实现fpga的在线配置，在测试过程中，需要将配置过程作为一个测试项，以实现sram型fpga的高速在线配置；然后，在保持持续上电状态下，通过ate对其施加测试激励信号，同时采样fpga的输出响应，并根据所配置的功能来验证其功能和参数的正确性。当一次测试结束后，测试机掉电，sram型fpga自动丢失配置信息，此时无需擦除操作。同时，可重复上述过程完成第二次配置、测试，实现在测试过程中由ate对被测fpga的多次自动配置。

实际测试效果表明，本发明中所提出的测试解决方法，脱离了impact等专用下载软件和专用下载器，无需人工干预，为fpga的实际量产化测试提供了极大的便利，极大的提高了芯片的测试覆盖率，测试稳定性高，适用性广，可移植性强，并且，明显缩短了测试时间，进一步保证了芯片的质量与可靠性。