本申请实施例涉及量子
技术领域：
：，特别涉及一种量子芯片、量子处理器及量子计算机。
背景技术：
：：量子芯片是量子计算机的核心处理部件。目前，量子芯片的结构设计仍处于探索阶段，少量相关技术提供的量子芯片的结构设计，量子比特的排布不够合理，从而影响到量子芯片所能容纳的比特数量和准确性。技术实现要素：本申请实施例提供了一种量子芯片、量子处理器及量子计算机，能够通过优化量子比特以及相关器件的排布，以同时实现较大的比特数量和准确性，进而达到提升量子芯片算力的目标。所述技术方案如下：根据本申请实施例的一个方面，提供了一种量子芯片，所述量子芯片包括：底片和顶片；所述顶片上设置有量子比特阵列，所述量子比特阵列中包括呈m行×n列的阵列结构分布的多个量子比特，m、n均为大于1的整数；所述底片上设置有读取腔和比特控制线；其中，所述读取腔用于获取所述量子比特的状态信息，所述比特控制线用于对所述量子比特进行控制；所述底片和所述顶片之间采用倒装架构实现电性连接。根据本申请实施例的一个方面，提供了一种量子处理器，所述量子处理器包括上述量子芯片。根据本申请实施例的一个方面，提供了一种量子计算机，所述量子计算机包括上述量子芯片。本申请实施例提供的技术方案可以带来如下有益效果：一方面，在量子比特的排布方面，采用m行×n列排布的表面码结构，使得量子比特间具有较好的连接性，有益于提升量子体积及降低算法的执行难度，且具备更强的纠错能力及解码时对边界错误分布的分析能力，以及更灵活的扩展性和对更大规模的量子芯片的适应性。另一方面，在芯片架构方面，采用倒装架构，将量子比特布局于顶片上，将读取腔、滤波器、比特控制线、读取线和空气桥等其他元器件置于底片上，实现了量子比特与其他元器件之间的分离布局，使得一些有损器件或者加工工艺移出比特样品层，增加了芯片布线空间及复杂工艺下量子比特的相干性。综合上述两方面，通过优化量子比特以及相关器件的排布，以同时实现较大的比特数量和准确性，进而达到提升量子芯片算力的目标。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本申请一个实施例提供的表面码的二维结构的示意图；图2是相关技术提供的中等规模量子芯片的量子比特排布结构的示意图；图3是本申请一个实施例提供的量子芯片的结构示意图；图4是本申请一个实施例提供的量子比特阵列的阵列结构的示意图；图5是本申请一个实施例提供的量子比特的读取线路的示意图；图6是本申请一个实施例提供的单量子比特的驱动电路的示意图。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。云技术(cloudtechnology)是指在广域网或局域网内将硬件、软件、网络等系列资源统一起来，实现数据的计算、储存、处理和共享的一种托管技术。云技术是基于云计算商业模式应用的网络技术、信息技术、整合技术、管理平台技术、应用技术等的总称，可以组成资源池，按需所用，灵活便利。云计算技术将变成重要支撑。技术网络系统的后台服务需要大量的计算、存储资源，如视频网站、图片类网站和更多的门户网站。伴随着互联网行业的高度发展和应用，将来每个物品都有可能存在自己的识别标志，都需要传输到后台系统进行逻辑处理，不同程度级别的数据将会分开处理，各类行业数据皆需要强大的系统后盾支撑，能通过云计算来实现。云技术涉及云计算、云存储、数据库和大数据等基础技术，基于云技术提供的云应用包括医疗云、云物联、云安全、云呼叫、私有云、公有云、混合云、云游戏、云教育、云会议、云社交、人工智能云服务等。随着云技术的发展以及云技术在不同领域的应用，将会出现越来越多的云应用。通常来讲，基于云技术构建的系统包括服务器和终端。服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、cdn(contentdeliverynetwork，内容分发网络)、以及大数据和人工智能平台等基础云计算服务的云服务器。终端可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表等，但并不局限于此。终端和服务器之间可以通过有线或无线通信方式进行直接或间接地连接，本申请在此不作限制。量子计算机(quantumcomputer)是利用量子力学原理来进行计算的一种机器。基于量子力学的叠加原理和量子纠缠，量子计算机具有较强的并行处理能力，可以解决一些经典计算机难以计算的问题。超导量子比特的零电阻特性及与集成电路接近的制造工艺，使得利用超导量子比特构建的量子计算体系是目前最有希望实现实用量子计算的体系之一。量子处理器是指量子级计算机处理器，也就是量子计算机的处理器。量子处理器可以包括一个或者多个量子芯片。量子芯片(或称为超导量子芯片)是量子计算机的中央处理器，是量子计算机的核心部件。量子芯片是将量子线路集成在基片上，进而承载量子信息处理的功能。借鉴于传统计算机的发展历程，量子计算机的研究在克服瓶颈技术之后，要想实现商品化和产业升级，需要走集成化的道路。超导系统、半导体量子点系统、微纳光子学系统、甚至是原子和离子系统，都想走芯片化的道路。从发展看，超导量子芯片系统从技术上走在了其它物理系统的前面；传统的半导体量子点系统也是人们努力探索的目标，因为毕竟传统的半导体工业发展已经很成熟，如半导体量子芯片在退相干时间和操控精度上一旦突破容错量子计算的阈值，有望集成传统半导体工业的现有成果，节省开发成本。鉴于量子计算机的优势，未来基于云技术构建的系统中可以使用量子计算机来进行一些处理和计算，以提供更好的服务。在对本申请技术方案进行介绍之前，先对本申请中涉及的一些关键术语进行解释说明。1、中等规模量子芯片中等规模量子芯片中包含的量子比特数目为50-100。量子计算的应用之一是模拟量子系统，一个仅包含十几个量子比特的量子系统就可以消耗极大的超级计算机资源。假设一个系统包含50个量子比特，则描述该系统的状态需要250＝1015的复振幅。如果将复幅度存储到128位精度，则需要256位或32个字节才能存储每个振幅，总共32×1015字节的信息，约合32000tb，远远超出了现有计算机的能力。相同精度级别的90个比特需要32×1027字节。2、倒装焊技术(flipchiptechnology)也称“倒晶封装法”，是芯片封装技术的一种。与过去芯片封装采用的将芯片直接置于基板上，再用打线技术(wirebonding)将芯片与基板上pad(是指芯片的输入/输出部分)连接的技术不同，倒晶封装技术是指在芯片连接点处生长凸块(bump)，然后将芯片翻转过来正面朝下，与封装外壳或布线基板(substrate)直接连结而得其名。该技术在芯片加工领域已被广泛使用。经倒装焊工艺加工的芯片称为倒装芯片(flipchip)。3、表面码(surfacecode)表面码是一类定义在二维流形上的拓扑量子纠错码。它的稳定子生成元通常由4个量子比特支撑(在边界处由2个量子比特支撑)，逻辑算子为条状跨越阵列的非平庸链。表面码具体的二维结构如图1所示：白色的圆圈1代表用来做量子计算的数据量子比特，黑色的圆圈2代表辅助量子比特。白色填充和斜线填充的方块(或者三角形)代表两种不同类型的稳定子生成元，分别用于检测在物理量子比特的量子态上随机产生的泡利z和x演化错误。在本申请中，将采用与图1所示的表面编码拓扑结构对应的设计架构。如摩尔定律所描述，通过不断缩小元件尺寸，提高电子芯片的集成度(可容纳的晶体管数目)即可不断提升计算性能。更先进的芯片加工工艺的引入，使得传统芯片的制作精度从几十纳米逐步下降至7纳米甚至更低，逼近原子尺寸。在这个尺度下，量子效应已经开始体现，包括量子隧穿与纠缠，器件的行为无法完全使用经典理论进行预测与设计。另一方面，器件尺寸越小，集成度越高，对散热的需求也就越大，当散热不足时，器件工作的稳定性和准确度都会下降。因此在后摩尔时代，经典计算机算力的提高也变得举步维艰，很多科学家将其发展的希望寄托于量子计算。早在1982年理查德·费曼(richardfeynman)在阐述量子模拟时就指出，在量子模拟考虑多体问题时，需要非常庞大的自由度(随粒子数指数增长)，在这个层面上，经典计算机已无法做出有效模拟。而量子力学的叠加原理和量子纠缠的特性，使得量子计算机具有较强的并行处理能力，中等规模的量子比特已可以提供足够大的希尔伯特空间，有望突破传统计算机的算力极限，完成经典计算机无法解决的大规模计算难题，在诸如量子化学模拟、量子人工智能和密码分析、气象预报、药物设计、金融分析、石油勘探等领域具有巨大潜力。超导量子比特与传统集成电路相近的制造工艺，使得它在扩展性方面有显著优势，且其零电阻特性使得它可以有较长时间的相干性。近年来的快速发展也使得超导量子计算方案受到学术界和工业界的关注，成为目前最有希望首先实现实用化量子计算的技术方案之一。根据物理学家divincenzo在2000年提出的判据，量子比特数量的提升只是问题的一部分。量子比特数目越多，它们之间的相互作用就越复杂。在比特数增加的同时，也应该保证其准确度足够高。从芯片设计的角度来说，在保证读取效率的同时，尽量降低比特间的串扰，以及与环境的耦合就显得至关重要。量子芯片可以包含量子比特、读取腔、滤波器、读取线、比特控制线和空气桥(简称为“空桥”)等元件。小规模的超导量子芯片可以采用单层平面结构，例如分两行一字排开，每个量子比特仅与相邻比特有直接电容相互作用，虽然扩展性更好，但是算法执行难度高。另一种是环绕式，用谐振腔实现任意两比特之间的耦合，但这种布局分散，耗费的芯片面积较大，且由于比特控制线和读取线之间经常需要跨线，会引入更多不稳定和串扰。对于中等规模的量子芯片，无论采用哪种排布方式，在有限的平面空间中实现众多元件的布局并保证较高的量子体积都几乎不可能。“量子体积”是ibm(internationalbusinessmachinescorporation，国际商业机器公司)引入的更为全面的包含量子位数、连接性能、编译器和软件堆栈性能等要素的性能衡量指标。比特的可寻址性和扩展性促进了3d封装和倒装焊工艺的发展。目前，中等规模量子芯片的具体设计、加工、测控方法还仍处于探索验证阶段。图2示出了相关技术提供的中等规模量子芯片的量子比特排布结构的示意图。其中，图2中(a)部分是google公司提供的中等规模量子芯片(称为sycamore处理器)的量子比特排布结构的示意图，图2中(b)部分是ibm公司提供的中等规模量子芯片(称为rochester处理器)的量子比特排布结构的示意图。google公司提供的量子比特排布结构中，包括53个量子比特，通过在量子比特间添加可调耦合器(adjustablecoupler)，使得比特间耦合可调。ibm公司提供的量子比特排布结构中，同样包括53个量子比特(图中以圆圈表示)，但量子比特间没有耦合器，比特间耦合只能是固定值。google公司的sycamore处理器(比特间存在耦合器)采用旋转的(或称为对角的)表面编码排布方式，以及滤波器和比特的读取腔之间采用电容耦合方式，都使得其芯片排布分散，面积开销大。尤其是当比特间不存在耦合器，比特间距不够大时，这种排布及耦合方式都有可能不再适用。而ibm公司的rochester处理器(比特间不存在耦合器)采用六个长方形格子，布局分散，且比特的连接性较低，进而算法实施难度较大。此外，rochester处理器采用平面结构，不可避免的跨线也会加大系统的不稳定性及串扰。而且，这两种处理器不同的布局呈现了不同的芯片性能，这一现象表明不同的连接性会影响芯片的性能基准，具有不同的量子体积。基于以上两点：目前日益增长的算力需求和现存中等规模量子芯片设计的布线问题，本申请实施例提供了一种量子芯片和量子计算机。在本申请技术方案中，通过优化量子比特以及相关器件的排布，以同时实现较大的比特数量和准确性，进而达到提升量子芯片算力的目标。下面，将通过几个实施例对本申请技术方案进行介绍说明。请参考图3，其示出了本申请一个实施例提供的量子芯片30的结构示意图。该量子芯片30包括底片10和顶片20。在图3中，下层面积较大的区域为底片10，上层区域为顶片20。可选地，顶片20的尺寸小于底片10的尺寸。在图3中，为了展示更多细节，将顶片20略微抬高并和底片10错开。顶片20上设置有量子比特阵列21，量子比特阵列21中包括呈m行×n列的阵列结构分布的多个量子比特(图3中以十字图形表示)，即量子比特阵列21的阵列结构采用行列式的表面码结构，m、n均为大于1的整数。如图4所示，其示出了量子比特阵列21的阵列结构的示意图。量子比特(图中以十字图形表示)的排布采用行列式的表面码的拓扑结构，呈m行×n列排布。另外，量子比特包括数据量子比特(dataqubit)221和操作量子比特(measurementqubit)222。其中，数据量子比特221用于存储量子计算时的数据。操作量子比特222又称为辅助量子比特，用于稳定和操纵数据量子比特221的量子状态。在每一行上，数据量子比特221和操作量子比特222逐个间隔排列；在每一列上，数据量子比特221和操作量子比特222也逐个间隔排列。采用这种m行×n列表面码结构的量子比特排布方式，边界处的每个操作量子比特222可以和3个数据量子比特221相连接，每个操作量子比特222可以对与其相连的3个数据量子比特221的量子状态分别进行一次测量(除去左上角和右上角只能和2个数据量子比特221连接)；边界处的每个数据量子比特221可以和3个操作量子比特222相连接(除去左下角和右下角只能和2个操作量子比特222连接)。而类似图2中(a)部分示出的旋转表面码结构对应的排布方式，在边界处的数据(操作)量子比特只能和两个操作(数据)量子比特连接。因此，采用这种m行×n列表面码结构的量子比特排布方式，冗余的比特数目增多，提供的额外奇偶校验算子更多，可以更多获取边界上错误的信息，所以芯片的纠错能力及解码时对边界错误分布的分析能力更强。此外，同样表面码尺度下m行×n列表面码结构的面积也大了一倍，更方便制备缺陷，且有更大的面积为缺陷缠绕提供空间，并用于执行基本量子门，因此这种m行×n列表面码结构更适用于比特规模进一步增大的量子芯片设计。另外，如图3所示，底片10上设置有读取腔11和比特控制线12。其中，读取腔11用于获取量子比特的状态信息。为了获得量子比特的状态信息，需要将它与一些外部测量装置连接起来，并且测量装置需要同时具备准确性、高效可重复性、保持比特相干性、非破坏性、多路复用等特性。我们通常使用谐振腔作为中间媒介，并与量子比特直接耦合，通过测量其传输特性来获得量子比特的状态信息，此时我们把这种谐振腔称为读取腔。比特控制线12用于对量子比特进行控制。比特控制线12可以包括微波控制线和直流偏置线。其中，微波控制线也称为xy线，用于驱动量子比特翻转。直流偏置线也称为z线，用于调节量子比特的频率。可选地，如图3所示，底片10上还设置有滤波器13，滤波器13与读取腔11耦合，滤波器13用于延长量子比特的相干时间，减少量子比特向环境中的能量驰豫。如图3所示，在读取腔11的输出末端耦合一个滤波器13，能够在不影响比特读取的情况下减少在比特频率处的泄露。底片10和顶片20之间采用倒装架构实现电性连接。可选地，如图3所示，底片10和顶片20之间通过金属焊点40实现电性连接。可选地，该金属焊点40可以是铟柱焊点，也可以是其他导电性能材料制成的焊点。另外，量子芯片30的读取及控制线路与底片的焊垫(pad，图中未画出)连接，用于实现数据与信号的输入和输出。量子芯片30上存在多个器件，比如读取腔、滤波器、比特控制线、空气桥、量子比特、铟柱焊点等，加工工艺复杂，包含镀al(铝)、镀sio2(二氧化硅)、打胶镀in(铟)，通hf(氢氟酸)，通甲酸等诸多步骤。每一步骤都对量子比特的约瑟夫森结的结电阻存在一定影响，而倒装芯片只将量子比特置于顶片20，同时在顶片20上保留必要的与底片起电连接作用的金属焊点40(如铟柱焊点)。将剩余的器件都置于底片10，进而相关工艺(比如镀sio2、通hf、通甲酸等)移出比特样品层(是指量子比特被加工的样品层，即顶片20)，避免对比特性能的影响。因此，这种方式能够实现将一些有损器件或者加工工艺移出比特样品层，增加芯片布线空间的同时也增加了复杂工艺下量子比特的相干性。可选地，底片10和顶片20相对应的区域采用全包空桥以增加比特控制信号之间的隔离性。相较于在平面芯片结构中常使用的传统的分离式超导真空桥(引桥部分通常为倾斜的平面，角度视空桥的高度和跨度而定)，本申请实施例通过在倒装量子芯片中底片10和顶片20相对应的区域采用全包空桥增加比特控制信号之间的隔离性，其余部分采用分离式空桥或者全包空桥。本申请实施例使用的超导真空桥的空桥高度可控，且引桥部分为平缓的弧形，整个空桥呈拱形，在保证隔离性的基础上，具有更好的稳定性。另外，本申请实施例提供的上述量子芯片，可以是中等规模量子芯片，如其包含的量子比特数目在50-100之间。在一个示例中，顶片20上的量子比特阵列21是图4所示的8行×7列的结构，共包括56个量子比特。综上所述，本申请实施例提供的技术方案，一方面，在量子比特的排布方面，采用m行×n列排布的表面码结构，使得量子比特间具有较好的连接性，有益于提升量子体积及降低算法的执行难度，且具备更强的纠错能力及解码时对边界错误分布的分析能力，以及更灵活的扩展性和对更大规模的量子芯片的适应性。另一方面，在芯片架构方面，采用倒装架构，将量子比特布局于顶片上，将读取腔、滤波器、比特控制线、读取线和空气桥等其他元器件置于底片上，实现了量子比特与其他元器件之间的分离布局，使得一些有损器件或者加工工艺移出比特样品层。增加了芯片布线空间及复杂工艺下量子比特的相干性。综合上述两方面，通过优化量子比特以及相关器件的排布，以同时实现较大的比特数量和准确性，进而达到提升量子芯片算力的目标。下面，对量子比特的读取过程进行介绍说明。在示例性实施例中，滤波器与读取腔之间采用电感耦合，且滤波器采用反射型读取方式获取量子比特的状态信息。如图5所示，其示出了量子比特的读取线路的示意图。在该示意图中，采用传输线模型来表示。其中，虚线框51表示量子比特的等效电路图，包含量子比特的耦合电容(虚线框51内)及两个约瑟夫森结组成的squid(superconductingquantuminterferencedevice，超导量子干涉器件)。虚线框52表示读取腔的等效电路图。虚线框53表示滤波器的等效电路图。从图中可以看出，读取腔和滤波器之间采用电感耦合。由定义可知，读取腔的品质因子qr可以表示为：其中，ploss表示读取腔中耗散的能量，er表示读取腔中存储的能量，ωr表示读取腔的频率。通常情况下，读取腔的内部损耗非常小，因此我们可以假设整个线路唯一的耗散通道只有滤波器与外部测量线路的耦合。这一过程可用滤波器的品质因子qf来描述：其中，ploss表示滤波器中耗散的能量，ef表示滤波器中存储的能量，ωf表示滤波器的频率。依据假设，整个线路之后单位时间内耗散的能量相同，进而有：其中，ωi，ii(i＝r,f)分别表示等效集总模型中读取腔与滤波器的频率与电流。与qr、qf类似，量子比特的品质因子qq可以表示为：其中，ploss表示量子比特中耗散的能量，eq表示量子比特中存储的能量，ωq表示量子比特的频率，t1表示量子比特的相干时间。由qf、qq可得其中分别为不同频率ωq，ωr下滤波器的等效阻抗，κr表示读取腔内光子衰减的速率，δ代表读取腔与比特的频率差值，即δ＝ωq-ωr，gres-q表示读取腔与比特的耦合强度。对于qf＝30，ωr/2π＝6.4625ghz，ωf/2π＝6.5ghz，ωq/2π＝5.5ghz，有显然，与不加滤波器的情形相比，κrt1可以被放大两个量级。κrt1反映了量子比特的相干时间。κrt1被放大两个量级，表示在保证线路对量子比特的读取速度的同时，可以将量子比特的相干时间延长100倍左右，可以允许更多的门操作，为提高门保真度及实用量子计算奠定基础。由此可见，滤波器与读取腔之间采用电感耦合，且滤波器采用反射型读取方式，不仅可以使得布局紧凑，减半读取线数量，优化量子芯片的线路排布，还可以保证比特的读取效率以及相干时间。下面，对量子比特的调控过程进行介绍说明。图6示出了单量子比特的驱动电路的示意图。如图6中(a)部分所示，量子比特61的调控通常由比特控制线(包括xy线和z线)来实现。其中微波控制线(也称为xy线)用于驱动量子比特在不同能级之间跃迁，直流偏置线(也称为z线)用于调节量子比特的频率。通常xy线通过一个耦合电容cd将一个输入阻抗为zd的电压源vd耦合进量子比特(如图6中(b)部分所示，虚线框62表示量子比特61的等效电路图)，为简化计算，用lc振荡电路代替比特，l和c分别代表电路的电感和电容。此时，系统的哈密顿量描述为其中ωq为量子比特的频率，为lc震荡电路中的特征阻抗，cσ为此时量子比特对地的总电容，σz、σy分别为泡利z和泡利y算符，描述自旋σ在三维欧几里得空间中z轴和y轴的投影分量。为约化普朗克常数。从哈密顿量看出，在电路中施加驱动的电压信号，即可以对量子比特进行激发。如图6中(c)部分所示，当量子比特有双结(图中一个×表示一个结)时，构成的squid可以等效地看成一个临界电流随外磁场变化的约瑟夫森结63，其能量随外磁场的变化为这里φ为穿过squid的磁通，φ0＝h/2e为磁通量子(magneticfluxquantum)，为普朗克常数，e＝1.602×10-19，c为电荷常数。相应地，ωq随外磁场变化的关系为：这里ec为电容的静电能，且假设比特中结的非对称较小。在本申请实施例中，微波控制线(xy线)和直流偏置线(z线)共用同一控制线。可选地，xy线用于利用量子比特间的互感来驱动量子比特在不同能级之间的跃迁。通过将xy线和z线共用，采用电流驱动量子比特跃迁。类似地，系统的拉氏量可表示为进而哈密顿量为其中，φ和q分别代表lc振荡电路中电感l上的磁通，以及电容c上的电荷，且两者为共轭变量；m为比特控制线与量子比特之间的互感。借助其中，a、是lc振荡电路中微波光子对应的玻色子升降算符，用升降算符重写哈密顿量，并将系统截断至二能级，得到：由上式中的第二项可以看出，对电路施加电流驱动，即可使量子比特发生跃迁。在本申请实施例中，通过将量子比特的xy控制线和z控制线共用，使得控制线数量减少一半，增加芯片布线空间。本申请一示例性实施例还提供了一种量子处理器，该量子处理器包括上文实施例介绍的量子芯片。本申请一示例性实施例还提供了一种量子计算机，该量子计算机包括上文实施例介绍的量子芯片。应当理解的是，在本文中提及的“多个”是指两个或两个以上。另外，本文中描述的步骤编号，仅示例性示出了步骤间的一种可能的执行先后顺序，在一些其它实施例中，上述步骤也可以不按照编号顺序来执行，如两个不同编号的步骤同时执行，或者两个不同编号的步骤按照与图示相反的顺序执行，本申请实施例对此不作限定。以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。当前第1页12当前第1页12