一种自动清理多余走线的方法与流程

本发明涉及pcb输出检查技术领域，具体地说是一种自动清理多余走线的方法。

背景技术：

在当前的pcb设计过程中，gerber输出前必须将多余线头删除，而现存的清除方式是手动检索，将坐标挨个定位到pcb中，这种检查的方式效率较低，设计人员工作量大，浪费设计周期。

技术实现要素：

本发明的技术任务是针对以上不足之处，提供一种自动清理多余走线的方法，能够有效减少设计人员工作量，提高pcb质量，避免因电源设计不足导致改版，缩短项目周期。

本发明解决其技术问题所采用的技术方案是：

一种自动清理多余走线的方法，对所有信号层进行分类，确定各个器件及过孔的坐标位置；确定每根走线两个端点的坐标位置；

然后确定所述走线两端的坐标位置与其对应的器件或过孔的坐标位置是否一样，若位置一样则测无多余线头，若位置不同则有多余线头，根据器件或过孔的位置找到该多余线头。

该方法应用于pcb实际设计过程中，满足从人工到智能的转变，减少设计人员的工作量，提高pcb质量，简化设计过程，提高工作效率。

优选的，该方法基于cadenceallegro软件，调用dcrapi和走线通道信息采集api，编写电流通道阻抗设计自动化检查工具。

cadenceallegro软件是一款灵活可二次开发的pcb设计软件，开放了大量的api接口给应用开发人员，通过调用dcrapi及走线通道信息采集api，设计编写电流通道阻抗的自动化检查，简化设计过程，提高工作效率。

进一步的，通过改变程序，在脚本中添加检查电流通道的程序，并将该功能添加到菜单栏，方便操作。

优选的，该方法的具体实施过程如下：

1)、检测各个器件中的pin及过孔，确定其坐标位置；

如：u1的1pin坐标为(1002,2008)；

2)、对每根走线的两端进行检测，确定走线两个端点的坐标位置；

如：从u1的1pin信号是gnd，首尾两端坐标分别为(1003,2008)，(1008,2008)；

3)、确定走线两端的坐标位置是否与器件或过孔的坐标位置一样，若位置一样则无多余线头，若位置不同则有多余线头，根据器件或过孔的位置找到该线头位置；

如：u1的1pin信号gnd首尾与u1的1pin的位置不一样，则该根走线有多余线头；

4)、框出正版pcb，并执行skill程序。

进一步的，将上述流程以skill程序的形式编写成脚本工具，并将其加载到菜单栏。

优选的，通过cadence菜单加载工具将所述脚本工具加载到菜单栏，通过浏览器按键选择需要加载的脚本。

进一步的，通过load按键加载脚本。

优选的，所有信号层按照etch层面进行分类。

本发明还要求保护一种自动清理多余走线的装置，包括：至少一个存储器和至少一个处理器；

所述至少一个存储器，用于存储机器可读程序；

所述至少一个处理器，用于调用所述机器可读程序，执行上述的方法。

本发明还要求保护一种计算机可读介质，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行上述的方法。

本发明的一种自动清理多余走线的方法与现有技术相比，具有以下有益效果：

该方法应用于pcb实际设计过程中，减少设计人员的工作量，提高pcb质量，避免因电源设计不足导致的改版，有利于缩短项目周期。

附图说明

图1是本发明一个实施例提供的自动清理多余走线的方法流程图；

图2是本发明一个实施例提供的操作页面示例图。

具体实施方式

下面结合具体实施例对本发明作进一步说明。

现存的pcb设计过程中多余线头的清除方式是手动检索，将坐标挨个定位到pcb中，效率较低，设计人员工作量大，浪费设计周期。而cadenceallegro软件是一款灵活可二次开发的pcb设计软件，开放了大量的api接口给应用开发人员，通过调用这些api接口，可以开发很多自动化的设计工具，满足从人工到智能的转变，简化设计过程，提高工作效率。

本发明实施例提供一种自动清理多余走线的方法，对所有信号层按照etch层面进行分类，然后确定各个器件及过孔的坐标位置，确定每根走线两个端点的坐标位置；

然后确定所述走线两端的坐标位置与其对应的器件或过孔的坐标位置是否一样，若位置一样则测无多余线头，若位置不同则有多余线头，根据器件或过孔的位置找到该多余线头。

cadenceallegro软件是一款灵活可二次开发的pcb设计软件，开放了大量的api接口给应用开发人员，通过调用dcrapi及走线通道信息采集api，设计编写电流通道阻抗的自动化检查，简化设计过程，提高工作效率。

该方法基于cadenceallegro软件，调用dcrapi和走线通道信息采集api，编写电流通道阻抗设计自动化检查工具。通过改变程序，在脚本中添加检查电流通道的程序，并将该功能添加到菜单栏，方便操作。

该方法的具体实施过程如下：

s1、检测各个器件中的pin及过孔，确定其坐标位置；

如：u1的1pin坐标为(1002,2008)；

s2、对每根走线的两端进行检测，确定走线两个端点的坐标位置；

如：从u1的1pin信号是gnd，首尾两端坐标分别为(1003,2008)，(1008,2008)；

s3、确定走线两端的坐标位置是否与器件或过孔的坐标位置一样，若位置一样则无多余线头，若位置不同则有多余线头，根据器件或过孔的位置找到该线头位置；

如：由上述坐标可知，u1的1pin坐标为(1002,2008)，gnd首尾两端坐标分别为(1003,2008)，(1008,2008)；u1的1pin坐标与gnd走线的首尾两端均不重合，即u1的1pin信号gnd首尾与u1的1pin的位置不一样，则该根走线有多余线头；由上述坐标可定位多余线头并进行自动清理，使gnd走线的一端与坐标(1002,2008)重合；

s4、框出正版pcb，并执行skill程序。

将上述流程以skill程序的形式编写成脚本工具，并通过cadence将其加载到菜单栏，具体实现步骤如下：

1、通过浏览器按键选择需要加载的脚本。

2、通过load按键加载脚本。

如图2所示，选择需要加载的脚本，获取文件路径，通过load按键加载改脚本，实现菜单栏多余走线的检测及自动清理。

该方法应用于pcb实际设计过程中，满足从人工到智能的转变，通过自动监测器件或过孔位置、及走线位置，对比器件或过孔位置及走线位置，根据期间或过孔位置即可找到多余线头的位置。

通过该检测方法，能够有效减少设计人员的工作量，提高pcb质量，简化设计过程，提高工作效率。

本发明实施例还提供了一种自动清理多余走线的装置，包括：至少一个存储器和至少一个处理器；

所述至少一个存储器，用于存储机器可读程序；

所述至少一个处理器，用于调用所述机器可读程序，执行上述实施例中所述的自动清理多余走线的方法。

本发明实施例还提供了一种计算机可读介质，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行本发明上述实施例中所述的自动清理多余走线的方法。具体地，可以提供配有存储介质的系统或者装置，在该存储介质上存储着实现上述实施例中任一实施例的功能的软件程序代码，且使该系统或者装置的计算机(或cpu或mpu)读出并执行存储在存储介质中的程序代码。

在这种情况下，从存储介质读取的程序代码本身可实现上述实施例中任何一项实施例的功能，因此程序代码和存储程序代码的存储介质构成了本发明的一部分。

用于提供程序代码的存储介质实施例包括软盘、硬盘、磁光盘、光盘(如cd-rom、cd-r、cd-rw、dvd-rom、dvd-ram、dvd-rw、dvd+rw)、磁带、非易失性存储卡和rom。可选择地，可以由通信网络从服务器计算机上下载程序代码。

此外，应该清楚的是，不仅可以通过执行计算机所读出的程序代码，而且可以通过基于程序代码的指令使计算机上操作的操作系统等来完成部分或者全部的实际操作，从而实现上述实施例中任意一项实施例的功能。

此外，可以理解的是，将由存储介质读出的程序代码写到插入计算机内的扩展板中所设置的存储器中或者写到与计算机相连接的扩展单元中设置的存储器中，随后基于程序代码的指令使安装在扩展板或者扩展单元上的cpu等来执行部分和全部实际操作，从而实现上述实施例中任一实施例的功能。

上文通过附图和优选实施例对本发明进行了详细展示和说明，然而本发明不限于这些已揭示的实施例，基与上述多个实施例本领域技术人员可以知晓，可以组合上述不同实施例中的代码审核手段得到本发明更多的实施例，这些实施例也在本发明的保护范围之内。