一种时钟监控电路及监控方法与流程

本公开涉及电子电路技术领域，且更具体地，涉及一种时钟监控电路及监控方法。

背景技术：

在集成电路芯片工作时，需要用至少一个时钟信号来确定集成电路芯片中各个部件的协同工作，若时钟出现问题，则会导致集成电路芯片无法正常工作，因此为了确保集成电路芯片中各个部件的正常工作，需要对集成电路芯片的时钟信号进行监控，以确定时钟处于正常工作状态。目前，在对集成电路芯片的至少一个时钟信号进行监控时，通常是在中央处理器的控制下对每一个时钟信号利用一个单独的监控电路进行单独监控，电路设计复杂，且功耗较大。

技术实现要素：

为了解决上述技术问题，本公开实施例提供了一种时钟监控电路及监控方法，在中央处理器未介入的情形下，各个测试时钟信号之间即可实现切换，从而避免占用中央处理器的资源，提高中央处理器的性能表现，并且电路设计简单，功耗较小。

根据本公开的第一方面，提供了一种时钟监控电路，包括：测试时钟模块，参考时钟模块和时钟监控模块；

所述时钟监控模块，用于根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号；

所述测试时钟模块，用于响应所述停止测试信号，在至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号；

所述参考时钟模块，用于响应所述停止测试信号，在至少一个参考时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号。

根据本公开的第二方面，提供了一种时钟监控方法，包括：

利用时钟监控模块根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号；

利用测试时钟模块响应所述停止测试信号，在至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号；

利用参考时钟模块响应所述停止测试信号，在至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号。

与现有技术相比，本公开提供的时钟监控电路和监控方法，至少包括以下有益效果：

一方面，本实施例通过时钟监控模块根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号；测试时钟模块和参考时钟模块分别响应该停止测试信号，分别对当前测试时钟信号和当前参考时钟信号进行更新，以使得时钟监控模块进入对更新后的当前测试时钟信号和当前参考时钟信号的计数中，实现了多个测试时钟信号和多个参考时钟信号的自动切换，无需对每一个时钟单独设置监控电路，电路设计简单，降低功耗。

另一方面，测试时钟信号和参考时钟信号的切换是根据时钟监控模块生成的停止测试信号，在中央处理器未介入的情形下，各个测试时钟信号之间即可实现切换，从而避免占用中央处理器的资源，提高中央处理器的性能表现。

附图说明

通过结合附图对本公开实施例进行更详细的描述，本公开的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1是本公开一示例性实施例提供的时钟监控电路的结构示意图一；

图2是本公开一示例性实施例提供的时钟监控电路中时钟监控模块的结构示意图一；

图3是本公开一示例性实施例提供的时钟监控电路中测试时钟模块的结构示意图；

图4是本公开一示例性实施例提供的时钟监控电路中参考时钟模块的结构示意图一；

图5是本公开一示例性实施例提供的时钟监控电路中参考时钟模块的结构示意图二；

图6是本公开一示例性实施例提供的时钟监控电路中时钟监控模块的结构示意图二；

图7是本公开一示例性实施例提供的时钟监控电路的结构示意图二；

图8是本公开一示例性实施例提供的时钟监控方法的流程示意图一；

图9是本公开一示例性实施例提供的时钟监控方法中步骤81的流程示意图；

图10是本公开一示例性实施例提供的时钟监控方法的流程示意图二；

图11是本公开一示例性实施例提供的时钟监控方法中步骤82的流程示意图；

图12是本公开一示例性实施例提供的时钟监控方法中步骤83的流程示意图；

图13是本公开一示例性实施例提供的时钟监控方法的流程示意图三；

图14是本公开一示例性实施例提供的时钟监控方法的流程示意图四；

图15是本公开一示例性实施例提供的时钟监控方法的流程示意图五。

具体实施方式

下面，将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。

申请概述

在集成电路芯片工作时，需要用至少一个时钟信号来确定集成电路芯片中各个部件的协同工作，若时钟出现问题，则会导致集成电路芯片无法正常工作，因此为了确保集成电路芯片中各个部件的正常工作，需要对集成电路芯片的时钟信号进行监控，以确定时钟处于正常工作状态。目前，在对集成电路芯片的至少一个时钟信号进行监控时，通常是在中央处理器的控制下对每一个时钟信号利用一个单独的监控电路进行单独监控，电路设计复杂，且功耗较大。

本实施例通过时钟监控模块根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号；测试时钟模块和参考时钟模块分别响应该停止测试信号，分别对当前测试时钟信号和当前参考时钟信号进行更新，以使得时钟监控模块进入对更新后的当前测试时钟信号和当前参考时钟信号的计数中，实现了多个测试时钟信号和多个参考时钟信号的自动切换，无需对每一个时钟单独设置监控电路，电路设计简单，降低功耗。进一步地，测试时钟信号和参考时钟信号的切换是根据时钟监控模块生成的停止测试信号，在中央处理器未介入的情形下，各个测试时钟信号之间即可实现切换，从而避免占用中央处理器的资源，提高中央处理器的性能表现。

示例性电路

图1是本公开一示例性实施例提供的时钟监控电路的结构示意图，至少包括如下模块：

所述时钟监控模块11，用于根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号。

在一实施例中，当前测试时钟信号是指当前时刻被监控的时钟信号。

在一实施例中，当前参考时钟信号是指与当前时刻的测试时钟信号对应的用于提供定时的标准时钟信号。其中时钟监控模块11对当前参考时钟信号和当前测试时钟信号分别进行计数监控，并根据计数监控结果，生成停止测试信号。

所述测试时钟模块12，用于响应所述停止测试信号，在至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号。

在一实施例中，至少一个测试时钟信号是指一个或多个需要被监控的时钟信号。

在一实施例中，待测试时钟信号是指在至少一个测试时钟信号中被选取出来的下一个被监控的测试时钟信号。在确定了待测试时钟信号后，利用该待测试时钟信号更新当前测试时钟信号，从而使得时钟监控模块11进入对更新后的当前测试时钟信号的监控工作中。

所述参考时钟模块13，用于响应所述停止测试信号，在至少一个参考时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号。

在一实施例中，至少一个参考时钟信号是指与至少一个测试时钟信号相对应用于提供定时的标准时钟信号。

在一实施例中，待参考时钟信号是指在至少一个参考时钟信号中被选取出来的与待测试时钟相对应的参考时钟信号。

在一实施例中，在确定了待测试时钟信号后，参考时钟模块会选取与待测试时钟信号对应的待参考时钟信号，并利用该待参考时钟信号更新当前参考时钟信号，从而使得时钟监控模块利用更新后的当前参考时钟信号对更新后的当前测试时钟信号进行监控。

本实施例提供的时钟监控电路，至少包括以下有益效果：

一方面，本实施例通过时钟监控模块根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号；测试时钟模块和参考时钟模块分别响应该停止测试信号，分别对当前测试时钟信号和当前参考时钟信号进行更新，以使得时钟监控模块进入对更新后的当前测试时钟信号和当前参考时钟信号的计数中，实现了多个测试时钟信号和多个参考时钟信号的自动切换，无需对每一个时钟单独设置监控电路，电路设计简单，降低功耗。

另一方面，测试时钟信号和参考时钟信号的切换是根据时钟监控模块生成的停止测试信号在中央处理器未介入的情形下，各个测试时钟信号之间即可实现切换，从而避免占用中央处理器的资源，提高中央处理器的性能表现。

图2示出了如图1所述的实施例中时钟监控模块11的结构示意图，具体如下所示：

所述时钟监控模块11包括参考时钟计数器111和测试时钟计数器112；

所述参考时钟计数器111，用于当所述当前参考时钟信号的计数监控结果符合第一预设条件时，生成停止测试信号。

在一实施例中，当前参考时钟信号的计数监控结果可以用参考时钟信号计数器停止计数时得到的计数值呈现。

在一实施例中，第一预设条件是指达到当前参考时钟信号对应的设定值，其中设定值可以根据集成电路芯片部件执行某工作所需时间设置。具体的，预先确定设置时长，根据参考时钟信号的脉冲频率，确定设定值，例如设定值可以为100，则当前参考时钟信号的计数监控结果的计数值为100时，生成停止测试信号。

所述测试时钟计数器112，用于响应所述停止测试信号，确定所述当前测试时钟信号的计数监控结果。在一种可能的实现方式中，响应停止测试信号，测试时钟计时器停止计数，此时当前测试时钟信号的计数监控结果显示的计数值为98，即该计数监控结果以计数值呈现。在另一种可能的实现方式中，对测试时钟计数器停止计数时得到的计数值进行转换，确定该计算值对应的频率值，如350mhz，即计数监控结果以计数值对应的频率呈现。

上述实施例中，利用参考时钟计数器111对当前参考时钟信号进行计数监控，当前参考时钟信号的计数监控结果达到当前参考时钟信号对应的预设值时，停止计数同时生成停止测试信号，测试时钟计数器112用于响应停止测试信号，停止对当前测试时钟信号的计数，得到当前测试时钟信号的计数监控结果。从而利用参数时钟计数器111和测试时钟计数器112即可完成对当前测试时钟信号的准确监控。

需要说明的是，因在集成电路芯片中会存在多个不同脉冲频率的测试时钟信号，在当前测试时钟信号改变时，如由脉冲频率为350mhz的测试时钟信号转换为脉冲频率为400mhz的测试时钟信号，此时，参考时钟信号由1转换为2，参考时钟信号1和2的脉冲频率和对应的设置时长均不同，因此参考时钟信号1和参考时钟信号2各自对应的设定值不同，如参考时钟信号1的设定值为100，参考时钟信号2的设定值为120，因此不同测试时钟信号可能对应不同的参考时钟信号，不同的参考时钟信号可能对应不同的设定值。则在当前测试时钟信号改变时，当前参考时钟信号改变，且第一预设条件中的设定值改变，从而利用参考时钟计数器111和测试时钟计数器112可以实现对每一个测试时钟信号的监控，为所述测试时钟计数器使用同一监控电路提供可能。

为了使得测试时钟模块12准确在至少一个测试时钟信号中准确的选取出待测试时钟信号，存在以下两种可能的实现方式：

实现方式一，在停止测试信号中携带时钟选择逻辑，则所述测试时钟模块12，用于响应所述停止测试信号，并根据所述停止测试信号携带的时钟选择逻辑在至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号；所述参考时钟模块13，用于响应所述停止测试信号，并根据所述停止测试信号携带的时钟选择逻辑在至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号。

在上述实施例中，利用停止测试信号携带时钟选择逻辑，避免利用中央处理器对各个测试时钟信号的测试顺序进行控制，在中央处理器未介入的情形下，各个测试时钟信号之间即可实现切换，从而避免占用中央处理器的资源，提高中央处理器的性能表现。

实现方式二，如图3所示，所述测试时钟模块12包括：第一存储单元121和第一选取单元122；

所述第一存储单元121，用于存储所述至少一个测试时钟信号；

所述第一选取单元122，用于响应所述停止测试信号，读取所述第一存储单元121存储的所述至少一个测试时钟信号，并根据预先设定的选取方式在所述至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号。

在上述实施例中，测试时钟模块12可包括第一存储单元121和第一选取单元122，利用第一存储单元121存储一个或多个测试时钟信号，利用第一选取单元122对停止测试信号进行响应并选取待测试时钟信号。预先设定选取方式，在第一选取单元122接收到停止测试信号后，根据设定的选取方式直接在一个或多个测试时钟信号中选取出待测试时钟信号，例如预先为多个测试时钟信号排序，设定选取方式为按照顺序依次进行选取，当上一次选取的待测试时钟信号为第二个测试时钟信号时，则此次应选取第三个测试时钟信号为待测试时钟信号，在中央处理器未介入的情形下，各个测试时钟信号之间即可实现切换，从而避免占用中央处理器的资源，提高中央处理器的性能表现。进一步地，在选取了待测试时钟信号后利用待测试时钟信号更新当前测试时钟信号，从而使得时钟监控模块11对更新后的当前测试时钟信号进行计数。具体的，测试时钟信号和参考时钟信号可以为模拟信号或数字信号，即该时钟监控电路可以适应多种类型的脉冲信号，适应性较强。

在一种可能的实现方式中，设置至少一个测试时钟信号和至少一个参考时钟信号的对应关系，例如存在3个测试时钟信号和3个参考时钟信号，即测试时钟信号a、测试时钟信号b和测试时钟信号c，参考时钟信号1和参考时钟信号2和参考时钟信号3，事先确定对应关系，如测试时钟信号a对应为参考时钟信号1，测试时钟信号b对应为参考时钟信号2，测试时钟信号c对应参考时钟信号3，在确定出了待测试时钟信号后，可以根据设置的对应关系在至少一个参考时钟信号选取出待参考时钟信号，如确定出待测试时钟信号为测试时钟信号b，则根据确定的对应关系，可以确定出待参考时钟信号为参考时钟信号2。

在另一种可能的实现方式中，如图4所示，所述参考时钟模块13包括：第二存储单元131和第二选取单元132；

所述第二存储单元131，用于存储所述至少一个参考时钟信号；

所述第二选取单元132，用于响应所述停止测试信号，读取所述第二存储单元存储132的所述至少一个参考时钟信号，并根据预先设定的选取方式在所述至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号。

在上述实现方式中，参考时钟模块13可包括第二存储单元131和第二选取单元132，利用第二存储单元131存储一个或多个参考时钟信号，利用第二选取单元132对停止测试信号进行响应并选取待参考时钟信号。预先设定选取方式，在第二选取单元132接收到停止测试信号后，根据设定的选取方式直接在一个或多个参考时钟信号中选取出待参考时钟信号，在中央处理器未介入的情性下，各个测试时钟信号之间即可实现切换，从而避免占用中央处理器的资源，提高中央处理器的性能表现，同时可以利用一个监控电路实现对多个测试时钟信号的监控，监控电路设计简单且可以降低功耗。

具体的，如图5所示，所述参考时钟模块13还包括，分频器133；所述分频器133，用于对所述待参考时钟信号进行分频处理，并利用分频处理后的待参考时钟信号更新所述当前参考时钟信号。在一种可能的情况中参考时钟信号的脉冲频率和测试时钟信号的脉冲频率并不匹配，此时可以利用分频器133对选取的待参考时钟信号进行分频处理以使得所述参考时钟信号的脉冲频率与测试时钟信号的脉冲频率相匹配。具体的，如测试时钟信号的脉冲频率为300mhz，而参考时钟信号的脉冲频率为15mhz，若要利用参考时钟信号为测试时钟信号提供准确的定时，需要测试时钟信号与参考时钟信号同速，或参考时钟信号的脉冲频率较测试时钟信号的脉冲频率大很多，因此在参考时钟信号的脉冲频率小于测试时钟的脉冲频率时，需要对参考时钟信号的脉冲频率进行分频处理，得到至少与测试时钟信号同速的参考时钟信号，因此利用分频器133可以实现利用参考时钟信号对测试时钟信号更好的监控。

图6示出了如图1所述的实施例中时钟监控模块11的结构示意图，具体如下所示：

所述时钟监控模块11包括，休眠单元113；

所述休眠单元113，用于根据所述当前测试时钟信号或当前参考时钟信号的更新次数和预设次数，生成休眠信号；时钟监控模块11基于休眠信号进行休眠状态。

在上述实施例中，对当前测试时钟信号的更新次数进行记录，每选取一次待测试时钟信号更新当前测试时钟信号后，更新次数加一，当更新次数达到预设次数时，证明完成了对各个测试时钟信号的监控，此时可以生成休眠信号，钟监控模块11基于休眠信号进入休眠状态，即在没有当前测试时钟信号时，时钟监控模型停止工作，无需一种处于工作状态，在减小功耗的同时增加时钟监控模块11的使用寿命。

当时钟监控模块11进入休眠状态后，当再次需要时钟监控模块11处于工作状态时，需要为时钟监控模块11设置唤醒单元114，如图6所示，所述时钟监控模块11还包括，唤醒单元114；所述唤醒单元114，用于根据所述时钟监控模块11的休眠时间和预设休眠时间，生成唤醒信号和所述停止测试信号；所述唤醒信号用于使所述时钟监控模块11结束休眠状态。

在上述实施例中，唤醒单元114在时钟监控模块11进入休眠状态后，对时钟监控模块11进入休眠状态的休眠时间进行记录，当记录的休眠时间达到预设休眠时间后，唤醒单元114生成唤醒信号和停止测试信号，时钟监控模块11基于唤醒信号结束休眠状态，从休眠状态回复到工作状态，测试时钟模块12基于停止测试信号选择待测试时钟信号并使得参考时钟模块13选取待参考时钟信号，即进行下一周期的工作。

具体的，唤醒单元可以为计数器，当时钟监控模块11进入休眠状态时，参考时钟模块13提供休眠时钟信号，利用唤醒单元114对该休眠时钟信号进行计数，当休眠时钟信号的计数值达到休眠预设值时，即时钟监控模块11的休眠时间到达预设休眠时间。

特别的，因为唤醒单元114会生成停止测试信号，因此当时钟监控模块11的休眠单元113生成休眠信号后，可以不仅令时钟监控模块11进入休眠状态，测试时钟模块12和参考时钟模块13均可以进入休眠状态，测试时钟模块12和参考时钟模块13均可以基于唤醒单元114生成的停止测试信号结束休眠状态，进入工作状态。从而利用唤醒单元114可以在需要的时刻唤醒时钟监控模块11，当然也可以唤醒测试时钟模块12和参考时钟模块13，实现时钟监控电路的自动休眠，自动在休眠状态和工作状态进行切换，避免时钟监控电路一直处于工作状态，可以降低时钟监控模块11、测试时钟模块12和参考时钟模块13的功耗，提高时钟监控电路的工作时长。

图7示出了时钟监控电路的另一结构示意图，所述时钟监控电路还包括告警模块14；所述告警模块14，用于根据所述当前测试时钟信号的计数监控结果和第二预设条件，生成告警信号。

在上述实施例中为时钟监控电路设置告警模块14，以使得在当前测试时钟信号的计数监控结果不符合第二预设条件时，生成告警信号，令相关工作人员尽早了解情况采取措施，尽快将时钟监控电路恢复正常。在一种可能的实现方式中，第二预设条件可以为小于当前测试时钟信号的上限值或大于当前测试时钟信号的下限值，其中，上限值可以为根据经验事先设定的当前测试时钟信号处于正常工作状态的最高计数值，下限值可以为当前测试时钟信号处于正常工作状态的最低计数值，例如确定当前测试时钟信号a的上限值为102，下限值为97，若当前测试时钟信号a的计数监控结果显示计数值为100时，则当前测试时钟信号a为正常工作状态，若当前测试时钟信号a的计数监控结果显示计数值为105时，则当前测试时钟信号b为非正常工作状态，需要进行告警。在另一种可能的实现方式中，若当前测试时钟信号和当前参考时钟信号的脉冲频率完全相同，则第二预设条件可以为与当前参考时钟信号的计数监控结果的差值的绝对值小于设定幅度值，例如，确定设定幅度值为3，若当前参考时钟信号的计数值与当前测试时钟信号的计数值的差值的绝对值为2时，则当前测试时钟信号处于正常工作状态，若当前参考时钟信号的计数值与当前测试时钟信号的计数值的差值的绝对值为5，则当前测试时钟信号处于非正常工作状态，需要进行告警。因此在当前测试时钟信号的计数监控结果不符合第二预设条件时，证明时钟监控电路处于非正常工作状态，需要进行告警，避免造成集成电路芯片完全不能工作的情况出现。

示例性方法

图8示出了本实施例提供的一种时钟监控方法，具体包括如下步骤：

步骤81，利用时钟监控模块根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号；

步骤82，利用测试时钟模块响应所述停止测试信号，在至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号；

步骤83，利用参考时钟模块响应所述停止测试信号，在至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号。

具体的，本实施例是上述装置实施例对应的方法实施例，具体效果参见上述装置实施例，在此不再一一赘述。

图9示出了如图8所示的实施例中利用时钟监控模块根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号的流程示意图。

如图9所示，在上述图8所示实施例的基础上，本申请一个示例性实施例中，步骤81所示利用时钟监控模块根据当前参考时钟信号和当前测试时钟信号的计数监控结果，生成停止测试信号，具体可以包括如下步骤：

步骤811，利用时钟监控模块中的参考时钟计数器当所述当前参考时钟信号的计数监控结果符合第一预设条件时，生成停止测试信号；

步骤812，利用时钟监控模块中的测试时钟计数器响应所述停止测试信号，确定所述当前测试时钟信号的计数监控结果。

具体的，本实施例是上述装置实施例对应的方法实施例，具体效果参见上述装置实施例，在此不再一一赘述。

在一种可能的情况中，所述停止测试信号携带有时钟选择逻辑；则如图10所示，步骤82包括步骤82a；步骤83包括步骤83a；

步骤82a，利用测试时钟模块响应所述停止测试信号，并根据所述停止测试信号携带的时钟选择逻辑在至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号；

步骤83a包括，利用参考时钟模块响应所述停止测试信号，并根据所述停止测试信号携带的时钟选择逻辑在至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号。

具体的，本实施例是上述装置实施例对应的方法实施例，具体效果参见上述装置实施例，在此不再一一赘述。

图11示出了如图8所示的实施例中利用测试时钟模块响应所述停止测试信号，在至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号的流程示意图。

如图11所示，在上述图8所示实施例的基础上，本申请一个示例性实施例中，步骤82所示利用测试时钟模块响应所述停止测试信号，在至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号，具体可以包括如下步骤：

步骤821，利用测试时钟模块中的第一存储单元存储所述至少一个测试时钟信号；

步骤822，利用测试时钟模块的第一选取单元响应所述停止测试信号，读取所述第一存储单元存储的所述至少一个测试时钟信号，并根据预先设定的选取方式在所述至少一个测试时钟信号中选取待测试时钟信号以更新所述当前测试时钟信号。

具体的，本实施例是上述装置实施例对应的方法实施例，具体效果参见上述装置实施例，在此不再一一赘述。

图12示出了如图11所示的实施例中利用参考时钟模块响应所述停止测试信号，在至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号的流程示意图。

如图12所示，在上述图11所示实施例的基础上，本申请一个示例性实施例中，步骤83所示利用参考时钟模块响应所述停止测试信号，在至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号，具体可以包括如下步骤：

步骤831，利用参考时钟模块的第二存储单元存储所述至少一个参考时钟信号；

步骤832，利用参考时钟模块的第二选取单元响应所述停止测试信号，读取所述第二存储单元存储的所述至少一个参考时钟信号，并根据预先设定的选取方式在所述至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号。

具体的，本实施例是上述装置实施例对应的方法实施例，具体效果参见上述装置实施例，在此不再一一赘述。

图13示出了如图8所示的实施例中利用参考时钟模块响应所述停止测试信号，在至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号的流程示意图。

如图13所示，在上述图11所示实施例的基础上，本申请一个示例性实施例中，步骤83所示利用参考时钟模块响应所述停止测试信号，在至少一个参数时钟信号中确定出与所述待测试时钟信号对应的待参考时钟信号以更新所述当前参考时钟信号，具体可以包括：步骤83b；

步骤83b，利用参考时钟模块响应所述停止测试信号，在至少一个参数时钟信号中确定出与所述待测试时钟信号，利用参考时钟信号的分频器对所述待参考时钟信号进行分频处理，并利用分频处理后的待参考时钟信号更新所述当前参考时钟信号。

具体的，本实施例是上述装置实施例对应的方法实施例，具体效果参见上述装置实施例，在此不再一一赘述。

图14示出了如图8所示的实施例中时钟监控方法还可以包括的流程示意图。

如图14所示，在上述图8所示实施例的基础上，本申请一个示例性实施例中，具体可以还包括如下步骤：

步骤84，利用时钟监控模块中的休眠单元根据所述当前测试时钟信号或当前参考时钟信号的更新次数和预设次数，生成休眠信号；所述休眠信号用于使所述时钟监控模块进行休眠状态。

步骤85，利用时钟监控模块中的唤醒单元根据所述时钟监控模块的休眠时间和预设休眠时间，生成唤醒信号和所述停止测试信号；所述唤醒信号用于使所述时钟监控模块结束休眠状态。

具体的，本实施例是上述装置实施例对应的方法实施例，具体效果参见上述装置实施例，在此不再一一赘述。

图15示出了如图8所示的实施例中时钟监控方法还可以包括的流程示意图。

如图15所示，在上述图8所示实施例的基础上，本申请一个示例性实施例中，具体可以还包括如下步骤：

步骤86，利用告警模块根据所述当前测试时钟信号的计数监控结果和第二预设条件，生成告警信号。

具体的，本实施例是上述装置实施例对应的方法实施例，具体效果参见上述装置实施例，在此不再一一赘述。

以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。