具有引脚自主浮动的定时器电路和相关系统、方法和装置与流程

具有引脚自主浮动的定时器电路和相关系统、方法和装置
1.相关申请的交叉引用
2.本专利申请要求2019年11月26日提交的并且标题为“watchdog with non-maskable interrupt and autonomous floating of pins and related systems,methods,and devices”的美国临时专利申请第62/940,617号，其全部公开内容以引用的方式并入本文中。
技术领域
3.本公开大体上涉及响应于在集成电路操作中检测到的故障而采取的补救措施，并且更具体地涉及在处理电路装置中采取的补救措施。


背景技术：

4.处理电路可使用复位控制器来启动处理电路的系统复位。从功能安全角度来看，系统复位旨在将处理电路置于安全状态，其中输入/输出(i/o)引脚设置为电浮动状态。在安全关键系统中，此类处理电路可以避免由于i/o引脚处于安全状态的操作而与处理电路交互的外部装置的不安全操作。
附图说明
5.虽然本公开以特别指出并清楚地要求保护具体实施方案的权利要求书作为结尾，但当结合附图阅读时，通过以下描述可更容易地确定本公开范围内的实施方案的各种特征和优点，在附图中：
6.图1是根据一些实施方案的电气系统的框图；
7.图2是根据一些实施方案的处理电路的框图；
8.图3是根据一些实施方案的示出操作集成电路装置的方法的流程图；
9.图4是根据一些实施方案的示出操作定时器电路的方法的流程图；并且
10.图5是电路的框图，在一些实施方案中，该电路可用于实现本文所公开的各种功能、操作、动作、过程和/或方法。
具体实施方式
11.在以下具体实施方式中，参考了形成本公开的一部分的附图，并且在附图中以举例的方式示出了可实施本公开的实施方案的特定示例。充分详细地描述了这些实施方案，以使本领域的普通技术人员能够实践本公开。然而，可利用本文已启用的其他实施方案，并且可在不脱离本公开内容的范围的情况下进行结构、材料和流程变化。
12.本文所呈现的图示并不旨在为任何特定方法、系统、装置或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。在一些情况下，为了读者的方便，各附图中的类似结构或部件可保持相同或相似的编号；然而，编号的相似性并不一定意味着结构或部件在尺寸、组成、构造或任何其它属性方面是相同的。
13.以下描述可包括示例以帮助本领域的普通技术人员实践本发明所公开的实施方案。使用术语“示例性的”、“通过示例”和“例如”是指相关描述是说明性的，虽然本公开的范围旨在涵盖示例和法律等同形式，但使用此类术语并不旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征或功能等。
14.应当容易理解，如本文一般所述并且在附图中示出的实施方案的部件可以许多种不同的配置来布置和设计。因此，对各种实施方案的以下描述并不旨在限制本公开的范围，而是仅代表各种实施方案。虽然这些实施方案的各个方面可在附图中给出，但附图未必按比例绘制，除非特别指明。
15.此外，所示出和描述的特定实施方式仅为示例，并且不应理解为实施本公开的唯一方式，除非本文另外指明。元件、电路和功能可以框图形式示出，以便不以不必要的细节模糊本公开。相反，所示出和描述的特定实施方式仅为示例性的，并且不应理解为实施本公开的唯一方式，除非本文另外指明。另外，块定义和各个块之间逻辑的分区是特定实施方式的示例。对于本领域的普通技术人员将显而易见的是，本公开可通过许多其他分区解决方案来实践。在大多数情况下，已省略了关于定时考虑等的细节，其中此类细节不需要获得本公开的完全理解，并且在相关领域的普通技术人员的能力范围内。
16.本领域的普通技术人员将会理解，可使用多种不同技术和技法中的任何一者来表示信息和信号。为了清晰地呈现和描述，一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解，信号可表示信号总线，其中总线可具有多种位宽度，并且本公开可在包括单个数据信号在内的任意数量的数据信号上实现。
17.结合本文所公开的实施方案描述的各种例示性逻辑块、模块和电路可以用通用处理器、专用处理器、数字信号处理器(dsp)、集成电路(ic)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、分立栅极或晶体管逻辑部件、分立硬件部件或设计成执行本文所描述的功能的其任何组合来实现或执行。通用处理器(在本文还可称为“主机处理器”或简称“主机”)可以是微处理器，但在替代方案中，该处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器也可实现为计算装置的组合，诸如dsp和微处理器的组合、多个微处理器、与dsp核结合的一个或多个微处理器或任何其他此类配置。在通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)时，包括处理器的通用计算机被认为是专用计算机。
18.实施方案可根据被描绘为流程图、流程示意图、结构图或框图的过程来描述。虽然流程图可将操作动作描述为连续过程，但是这些动作中的许多动作可按照另一序列、并行地或基本上同时地执行。此外，可重新安排动作的顺序。本文中的过程可对应于方法、线程、函数、过程(procedure)、子例程、子程序、其他结构或它们的组合。此外，本文公开的方法可通过硬件、软件或这两者来实施。如果在软件中实现，这些函数可作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质两者，该通信介质包括有利于将计算机程序从一个位置传递到另一个位置的任何介质。
19.使用诸如“第一”、“第二”等名称对本文的元件的任何引用不限制那些元件的数量或顺序，除非明确陈述此类限制。相反，这些名称可在本文中用作在两个或更多个元件或元件的实例之间进行区分的便利方法。因此，提及第一元件和第二元件并不意味着在那里只能采用两个元件，或者第一元件必须以某种方式在第二元件之前。此外，除非另外指明，一
组元件可包括一个或多个元件。
20.如本文所用，涉及给定参数、属性或条件的术语“基本上”是指并且包括在本领域的普通技术人员将会理解的给定参数、属性或条件满足小程度的方差的程度，诸如例如在可接受的制造公差内。以举例的方式，取决于基本上满足的具体参数、属性或条件，参数、属性或条件可至少满足90％、至少满足95％、或甚至至少满足99％。
21.一些处理电路(例如但不限于微控制器)可以包括内置监视器电路，其用于从不另外处理的故障(例如但不限于软和/或硬故障、堆叠指针故障或意外的程序流动)恢复。安全关键系统可能经历并考虑多点故障。潜在多点故障的一个非限制性示例可以是通常使用复位控制器从监视器电路恢复以复位系统的关键故障与复位控制器中的故障组合。复位控制器可以包括收集各种(例如，全部但不限于)复位源并且生成主或系统复位的逻辑。然而，即使在监视器电路本身没有故障的情况下，复位控制器本身中的故障也可能损害预期的系统复位。换句话说，尽管监视器电路可以被配置成检测未由其它机制处理的故障并且使复位电路触发系统复位，但是复位控制器本身中的额外故障可以防止处理电路将i/o引脚转变为浮动状态或防止处理电路启动系统复位。
22.如果发生关键故障，典型监视器电路的预期行为是复位微控制器(例如但不限于，经由复位控制器)，其也使i/o引脚(例如但不限于，所有i/o引脚)浮动。使i/o引脚浮动在安全关键系统中被认为是安全状态，这是因为这是直到微控制器已启动的正常情况。虽然监视器电路和带窗口监视器电路触发用于启动系统的复位控制器(例如但不限于，在处理电路内部)，但是复位控制器本身中的故障可以防止触发安全状态，并且甚至可以防止系统复位。作为非限制性示例，即使监视器电路检测到故障，复位控制器中的故障也可以防止微控制器置于安全状态。
23.如本文所使用的，术语“带窗口监视器电路”是指在监视器电路定时器在其被清除之前溢出，或者在监视器电路定时器被清除的时间早于预期两种情况下触发的监视器电路。换句话说，如果监视器电路定时器以正常操作之外的方式被清除，包括晚期或早期监视器电路定时器清除，则带窗口监视器电路触发系统复位。
24.潜在多点故障的另一非限制性示例可以是通常使用中断电路从监视器电路恢复以中断处理电路的操作(例如但不限于，处理电路的中央处理单元的操作)的故障与中断控制器中的故障组合。然而，即使监视器电路本身没有故障，中断控制器本身中的故障也可能损害预期中断。换句话说，尽管监视器电路被配置成检测故障并使中断电路触发中断，但是中断控制器本身中的额外故障可以防止中断发生。另外，在一些情况下，中断控制器本身的中断可以被禁用，或者mcu可能无法服务于从中断控制器接收的中断，这可能会损害预期中断，即使在监视器电路本身没有故障的情况下也是如此。
25.本文公开的实施方案包括定时电路(例如但不限于，监视器电路)，所述定时电路被配置成独立地触发i/o引脚的电浮动(例如但不限于，设置为安全状态)、系统复位或其组合而无需来自复位电路、中央处理单元(cpu)或中断控制器的干预。此外，本文公开的实施方案包括定时电路，所述定时电路被配置成独立地触发不可掩蔽的中断(nmi)而无需来自复位电路的干预，并且独立于中断控制器的状态和配置。作为非限制性示例，本文公开的定时电路可在cpu执行主控制回路时触发i/o引脚的电浮动，而不中断cpu。作为另一非限制性示例，本文公开的定时电路可在cpu在低功率模式下操作时触发i/o引脚的电浮动，这是因
为本文公开的定时电路具有足够的电路(例如但不限于，逻辑、存储器)，以触发i/o引脚的电浮动—此处不唤醒cpu。作为另一非限制性示例，可以存在本文公开的定时电路与i/o电路和/或中断电路之间的直接总线连接(例如但不限于，外围总线，或使用外围总线的事件系统)，其可用于在不中断cpu的操作的情况下传送信号。
26.本文公开的实施方案可以引起不可掩蔽的高优先级中断并且独立于中断控制器而使所有i/o引脚浮动。nmi可以启用软件(例如但不限于，由cpu或其它处理核心执行)以确定i/o引脚是否正确浮动。在一些实施方案中，可以执行在正常条件下对监视器电路的正确操作的验证。在故障的情况下，可能不假定nmi正确操作(例如但不限于，在cpu故障触发监视器电路的情况下)，只要i/o引脚先前已经被验证以电浮动即可。
27.被配置成独立地触发i/o引脚的电浮动、nmi、系统复位或其组合的定时电路(例如，监视器电路)可以增加安全关键系统的安全性。作为非限制性示例，如果被配置成执行i/o引脚的浮动、nmi和系统复位中的一者或多者的中间组件经历故障，则即使在存在此类故障的情况下，定时电路仍然可以执行i/o引脚的浮动、nmi或系统复位。换句话说，本文公开的实施方案可以在触发i/o引脚的浮动、nmi和系统复位时提供冗余，从而降低这些安全特性的触发对集成电路装置不可用的可能性。可以避免由集成电路装置的操作中的未补救故障产生的安全关键系统的不安全操作。另外或替代地，本文公开的实施方案可以减少或消除关键的双故障情况(例如，除由监视器电路检测到的另一故障之外的复位电路或中断电路的故障)。nmi可能不被禁用，并且具有比其它中断更高的优先级。因此，nmi将不会被阻断，并且需要中断电路为nmi提供服务。在本文公开的实施方案中，即使中断控制器、复位控制器和/或cpu发生故障，系统仍将通过定时电路达到安全状态。
28.在一些实施方案中，定时电路(例如但不限于，监视器电路)可以集成在集成电路装置内。在此类实施方案中，可以消除对外部(例如但不限于，冗余)监视器电路的需求，由此降低系统成本并实现更紧凑的设计。在一些实施方案中，定时电路可在集成电路装置外部实施。
29.另外，本公开的实施方案可以增加集成电路装置的功能的可测试性和/或可观察性。作为非限制性示例，本公开的实施方案可以使得集成电路装置的cpu能够读取计数寄存器(例如但不限于，定时器电路)，将计数寄存器设置为预定状态，该预定状态被配置成快速触发溢出事件(例如但不限于，用于测试)，拉动低复位引脚以在外部发信号通知已发生复位，并启用始终启用的功能性(例如但不限于，通过保险丝/配置位)。
30.如本文所用，术语“处理电路”是指包括电可编程逻辑的集成电路装置。“处理电路”的示例包括但不限于微控制器、可编程逻辑控制器(plc)、计算机处理核心、现场可编程门阵列(fpga)、被配置成执行计算机可读指令(例如，软件、固件)或逻辑(例如，硬件描述语言代码)或其组合的其它电路。
31.如本文所用，术语“引脚”是指将集成电路装置封装内部的电路(直接或经由一个或多个中间装置(即，间接))电连接到集成电路装置封装外部的电路的导电结构。因此，引脚的第一端部可在集成电路装置封装内部，并且引脚的第二端部可在集成电路装置封装外部。集成电路装置的引脚可以可操作地耦合到印刷电路板(pcb)的垫，该印刷电路板可以包括电连接到垫的迹线，以使得能够连接在集成电路装置封装内部的电路以与通过引脚、垫和迹线电连接到pcb的其它部件或装置电相互作用。
32.图1是根据一些实施方案的电气系统100的框图。电气系统100包括集成电路装置(例如但不限于，集成电路装置126或集成电路装置114)和可操作地耦合到集成电路装置114或126的外部装置110。在一些实施方案中，集成电路装置114或126可以被实施为处理电路，例如但不限于，微控制器。集成电路装置114或126包括主电路112、复位电路104、i/o电路106、中断电路130和引脚108。在集成电路装置126的情况下，集成电路装置126还包括定时器电路102。在集成电路装置114的情况下，定时器电路102在集成电路装置114外部(例如但不限于，外部监视器电路)，并且定时器电路102被配置成经由引脚108与集成电路装置114相互作用(例如，被配置成从定时器电路102接收安全信号124的安全引脚138、被配置成从定时器电路102接收nmi信号122的中断引脚140、被配置成从定时器电路102接收复位信号128的复位引脚142、被配置成从定时器电路102接收故障信号134、136的一个或多个故障引脚146，以及被配置成向定时器电路102提供系统复位信号的系统复位引脚)。换句话说，根据不同实施方案，电气系统100可以包括集成电路装置114，该集成电路装置可操作地耦合到集成电路装置114外部的定时器电路102(使用虚线指示)或集成电路装置126，该集成电路装置包括集成电路装置126的封装内的定时器电路102(使用虚线指示)。集成电路装置114或126被配置成经由引脚108的一个或多个i/o引脚144使用输入/输出信号(i/o信号118)与外部装置110相互作用。
33.在一些实施方案中，电气系统100可以是安全关键系统。如本文所用，术语“安全关键系统”或“安全系统”是指可能响应于安全关键系统的故障而对人、设备和/或环境造成损坏的系统。因此，外部装置110可以包括但不限于与医疗治疗相关联的装置、武器、核能、运输、安全设备或其它安全关键系统。
34.在安全系统中，实施了安全特征，旨在监测和作用于系统状态以以安全方式操作。此上下文中的故障可能是当安全特征发生故障时，这可能导致对用户的危害。在此类情况下，可以检测到故障，并且可以将系统置于安全状态以避免危险。此机制确保即使安全特征发生故障，故障也不会导致危险。这也被称为“功能安全”(即，安全性是功能的)。集成电路装置(例如但不限于，集成电路装置114、集成电路装置126)被配置成执行各种安全功能，该安全功能被配置成减轻或检测集成电路装置114或126的操作故障，并对其进行安全响应。举例来说，复位电路104被配置成生成系统复位信号120(例如但不限于，响应于由定时器电路102生成的第一故障信号134并且通过定时器电路102传输到复位电路104)，并且将系统复位信号120传输到集成电路装置的各种其它部分以启动集成电路装置114或126的系统复位。作为非限制性示例，系统复位信号120可以包括用于启动系统复位的命令、指示集成电路装置的条件的信息，该信息需要触发系统复位或被配置成触发系统复位的一些其它信号。作为非限制性示例，复位电路104可以被配置成将系统复位信号120传输到定时器电路102、i/o电路106、中断电路130和主电路112。响应于系统复位信号120，i/o电路106可以被配置成控制i/o引脚144以在电浮动状态下操作，即，i/o电路106可以控制i/o引脚144以将其状态设置为电浮动状态。当i/o引脚144处于电浮动状态时，集成电路装置处于安全状态，这在安全关键系统内是安全的。
35.在一些情况下，复位电路104本身的额外故障可以防止发生正确的系统复位。在此类情况下，定时器电路102可以确定先前的第一故障信号134应已经触发复位电路104以触发系统复位，但是系统复位未发生。在此类情况下，定时器电路102可以生成和传输被配置
成独立于复位电路104触发系统复位的复位信号128。举例来说，定时器电路102可以被配置成将复位信号128传输到复位电路104、i/o电路106、中断电路130和主电路112以启动系统复位。因此，即使在额外故障防止复位电路104触发系统复位的情况下，即，防止复位电路104使系统复位信号120生效，定时器电路102本身可以通过使复位信号128生效而独立于复位电路104触发系统复位。
36.集成电路装置114或126的另一安全功能被配置成执行为主电路112的操作的中断。在一些实施方案中，主电路112包括一个或多个处理核心，例如中央处理单元(cpu)。中断电路130可以被配置成生成中断132并且将中断132传输到主电路112以中断主电路112的操作。作为非限制性示例，中断电路130可以被配置成响应于从定时器电路102接收到的第二故障信号136而生成中断132。主电路112可以被配置成尝试响应于中断132而减轻或消除集成电路装置114或126的故障。
37.在一些情况下，中断电路130本身的额外故障可以防止发生主电路112的中断(例如，未能将中断132提供给主电路112)。在此类情况下，定时器电路102可以确定先前的第二故障信号136应触发中断电路130以生成中断132，以便中断主电路112，但是中断132未发生。作为非限制性示例，中断电路130可以以关闭所有或个别中断的状态或配置进行操作(例如，由于中断电路130的正确操作或由于中断电路130的额外故障)。同样，作为非限制性示例，中断电路130可以忙于处理另一中断(例如，由于中断电路的正确操作或由于中断电路130中的额外故障)，其防止中断电路130响应于第二故障信号而服务于应触发中断132的第二故障信号136。在此类情况下，定时器电路102可以生成并将不可掩蔽的中断信号(nmi信号122)传输到中断电路130以独立于中断电路130的状态和配置启动中断。因此，即使在额外故障防止中断电路130触发中断132的情况下，定时器电路102本身可以通过生成并将nmi信号122发射到中断电路130来触发主电路112通过中断电路130的中断。无论中断是否被禁用，nmi信号122都可以触发中断电路130来提供中断132，并且中断电路130被配置为以比其它中断更高的优先级来处理nmi信号122，这使得即使中断电路130已经在服务另一中断的情况下，中断电路130也能够提供中断132。因此，中断电路130可以被配置成响应于nmi信号122而提供中断132，而不管中断电路130的状态和配置如何。
38.电气系统100的另一安全功能包括定时器电路102的能力，以独立地触发在电浮动状态下操作i/o引脚144。举例来说，定时器电路102可以被配置成生成安全信号124并且将安全信号124传输到i/o电路106。安全信号124被配置成触发i/o电路106以控制i/o引脚144以在电浮动状态下操作。作为非限制性示例，i/o电路106可以被配置成生成引脚控制信号116，该引脚控制信号被配置成控制i/o引脚144的隔离电路。在一些实施方案中，i/o引脚144的此类隔离电路可以包括驱动电路，该驱动电路被配置成驱动i/o引脚144处的输入和输出信号，并且引脚控制信号116可以被配置成去激活驱动电路，从而将i/o引脚144与集成电路装置114或126的电路的其余部分电隔离。
39.图2是根据一些实施方案的处理电路200的框图。处理电路200是图1的集成电路装置126的示例，包括类似于集成在处理电路200内的图1的定时器电路102的定时器电路204。应理解，在一些实施方案中，定时器电路204的全部或一部分可以替代地在处理电路200外部实施，类似于图1的集成电路装置114的定时器电路102。尽管图2中未展示，但是处理电路200包括类似于图1的i/o引脚144的i/o引脚。在一些实施方案中，定时器电路204可以包括
监视器电路。
40.处理电路200还包括cpu 202、复位电路206、中断电路208、i/o电路210和可操作地耦合到cpu 202和i/o电路210的数据总线224。定时器电路204包括计数寄存器212、控制寄存器214和状态寄存器216，其中的每一者通过数据总线224可操作地耦合到cpu 202，从而可操作地将定时器电路204耦合到数据总线224。响应于定时器电路204检测到故障，定时器电路204可以被配置成生成故障信号(例如，响应于导致系统复位的故障而生成第一故障信号220，或响应于导致例如cpu 202的中断的故障而生成第二故障信号222)。作为非限制性示例，可以通过监测计数寄存器212来检测故障，该计数寄存器的阈值可以由cpu 202经由控制寄存器214控制。计数寄存器212可以被配置成在执行任务期间(例如，由cpu 202)递增，直到计数寄存器212在完成任务后停止(例如，经由控制寄存器214)。如果在完成任务后计数寄存器212的值超出由一个或多个阈值限定的值的预定范围，则定时器电路204可以确定发生故障。应注意，定时器电路204可以替代地在没有计数寄存器212的情况下实施。作为非限制性示例，定时器电路可用模拟超时来实施，例如rc电路。
41.在定时器电路204确定检测到的故障导致系统复位以修复故障(例如，关键故障)的情况下，定时器电路204可以生成第一故障信号220并且将第一故障信号220发射到复位电路206。作为非限制性示例，可以导致系统复位的检测到的故障可以包括在cpu清除指示任务完成或在适当前期清除计数寄存器212之前计数寄存器212的溢出。复位电路206被配置成接收第一故障信号220并且响应于第一故障信号220而生成并发射系统复位信号218。系统复位信号218可以被传输到cpu 202、定时器电路204、中断电路208和i/o电路210。
42.在复位电路206未正确运行的情况下，复位电路206可能无法正确提供系统复位信号218。在此类情况下，定时器电路204可以被配置为独立于复位电路206而启动系统复位。举例来说，定时器电路204可以被配置成生成复位信号230并将复位信号230提供给cpu 202、复位电路206、中断电路208和i/o电路210以触发系统复位。系统复位可以使i/o电路210将处理电路200的i/o引脚转变为电浮动状态。
43.在定时器电路204确定检测到的故障导致cpu 202的中断的情况下，定时器电路204可以生成第二故障信号222并且将第二故障信号222发射到中断电路208。中断电路208可以响应于第二故障信号222而生成并将中断232发射到cpu 222以中断cpu。cpu 202的中断232可以是两部分序列的第一部分，其包括cpu 202的中断232，随后是系统复位。作为非限制性示例，可以在cpu 202清除计数寄存器或在适当前期清除计数寄存器212之前，可能导致cpu 202的中断和任选地系统复位的检测到的故障可以包括计数寄存器212的溢出。cpu 202的中断可以使cpu 202发信号通知i/o电路210以将处理电路200的i/o引脚转变为电浮动状态。应注意，定时器电路204通过使第二故障信号222生效对cpu 202的中断可以作为对定时器电路204的不正确清除的第一响应来完成，以允许cpu 202温和地关闭系统，为随后的系统复位做准备(例如但不限于，以保存系统状态，做出错误日志条目，将故障传送到系统的其它部分)。在定时器电路204通过中断电路208中断cpu 202之后，由定时器电路204启动的系统复位可以随后作为两部分序列的第二部分。因此，作为非限制性示例，两个操作序列可以首先通过第二故障信号222和中断电路208包括由定时器电路204(以及i/o引脚的浮动)的中断，随后是由定时器电路204通过第一故障信号220和复位电路206的系统复位。中断电路208被配置成接收第二故障信号222并且生成中断232并将其发射到cpu 202以
中断cpu 202的操作。
44.在中断电路208未正确运行的情况下，中断电路208可能无法向cpu 202提供中断。在此类情况下，定时器电路204可以被配置成独立于中断电路208的状态和配置而启动中断。举例来说，定时器电路204可以被配置成生成nmi信号228并向中断电路208提供nmi信号228，该中断电路又可响应于nmi信号228向cpu 202提供中断232。
45.在定时器电路204确定处理电路200的i/o引脚的转变进入电浮动状态的情况下，定时器电路204可以生成类似于图1的安全信号124的安全信号226，并且将安全信号226发射到i/o电路210。作为非限制性示例，可能导致处理电路200的i/o引脚的转变进入电浮动状态的检测到的故障可以包括在cpu清除计数寄存器或在适当前期清除计数寄存器212之前计数寄存器212的溢出。i/o电路210被配置成接收安全信号226并且将i/o引脚转变为电浮动状态。以此方式，定时器电路204被配置成启动i/o电路210以独立于cpu 202和复位电路206将i/o引脚转变为电浮动状态。
46.图3是根据一些实施方案的示出操作集成电路装置的方法300的流程图。在操作302处，方法300包括将由定时器电路的计数寄存器(例如，图1的定时器电路102或图2的定时器电路204的计数寄存器212)指示的值与一个或多个阈值进行比较。作为非限制性示例，计数寄存器可以被配置成在执行任务期间递增，直到在完成任务后停止计数寄存器。如果计数寄存器的完成值在完成任务后落入由一个或多个阈值限定的范围之外，则可以确定发生故障。
47.在一些情况下，定时器电路可以确定集成电路装置的i/o引脚的转变进入电浮动状态。在此类情况下，在操作304处，方法300包括响应于检测到由计数寄存器指示的值超出由一个或多个阈值限定的值的一个或多个预定范围，定时器电路将安全信号发射到输入/输出(i/o)电路。安全信号的发射独立于集成电路装置的复位电路和中央处理单元(cpu)。在操作314处，方法300包括响应于安全信号以在电浮动状态下操作集成电路装置的i/o引脚。因此，无论复位电路和/或i/o电路是否经历故障，i/o电路仍可接收来自定时器电路的安全信号并且在电浮动状态下操作i/o引脚。
48.在一些情况下，定时器电路可以确定故障导致cpu的操作的中断。在此类情况下，在操作306处，方法300包括由定时器电路向中断电路发射不可掩蔽的中断(nmi)信号，该中断电路独立于集成电路装置的中断电路的状态和配置来服务nmi信号。在此类情况下，方法300还包括在操作308处，响应于nmi信号而中断cpu的操作。响应于cpu的操作的中断，在操作314处，方法300包括在电浮动状态下操作集成电路装置的i/o引脚。返回到操作306，如果确定故障还导致系统复位(例如，作为包括cpu中断的两部分序列的第二部分和系统复位)，则在操作310处，方法300包括由定时器电路发射被配置成独立于复位电路(例如，图1的复位电路104和图2的复位电路206)触发集成电路装置的系统复位的复位信号(例如，图1的复位信号128或图2的复位信号230)。在此类情况下，在操作312中，方法300包括响应于复位信号而复位集成电路装置。响应于系统复位，在操作314处，方法300包括在电浮动状态下操作集成电路装置的i/o引脚。
49.返回到操作302，在一些情况下，定时器电路可以确定故障导致系统复位。在操作310处，方法300包括由定时器电路发射被配置成独立于复位电路(例如，图1的复位电路104和图2的复位电路206)触发集成电路装置的系统复位的复位信号(例如，图1的复位信号128
或图2的复位信号230)。在此类情况下，在操作312中，方法300包括响应于复位信号而复位集成电路装置。响应于系统复位，在操作314处，方法300包括在电浮动状态下操作集成电路装置的i/o引脚。
50.i/o引脚可响应于操作304(发射安全信号)、操作308(响应于nmi信号而中断cpu的操作)以及操作312(响应于复位信号而执行集成电路装置的系统复位)中的任何一者或多者而进入电浮动状态(即，安全状态)，其可以彼此独立地触发。因此，即使这些操作中的一者或两者发生故障，也可以经由这些操作中的剩余一者或两者使系统达到安全状态。
51.图4是示出根据一些实施方案的操作定时器电路(例如，图1的定时器电路102或定时器电路204)的方法400的流程图。在操作402处，方法400包括检测集成电路装置的操作中的故障。作为非限制性示例，集成电路装置的操作中的故障可以包括软故障、硬故障、堆叠指针故障、定时器清除太晚或太早、其它故障或其组合。同样作为非限制性示例，故障可以是复位控制器(例如，图1的复位电路104或图2的复位电路206)中的故障。检测到的故障可以导致定时器电路采取的各种补救措施中的任何一者或多者，如下文将论述。
52.在一些情况下，故障可能导致集成电路装置的i/o引脚的浮动。在操作404处的此类情况下，方法400包括响应于检测到故障而使被配置成触发集成电路装置的输入/输出(i/o)电路(例如，图1的i/o电路106或图2的i/o电路210)的安全信号(例如，图1的安全信号124或图2的安全信号226)生效，以独立于集成电路装置的中央处理单元(cpu)和复位电路而在电浮动状态下操作集成电路装置的i/o引脚。作为非限制性示例，安全信号可以被配置成触发i/o电路以生成被配置成控制i/o引脚的隔离电路的引脚控制信号(例如，图1的引脚控制信号116)。
53.返回到操作402，在一些情况下，检测到的故障可能会导致集成电路装置的中断。在操作406处的此类情况下，方法400包括使被配置成独立于集成电路装置的中断电路的状态和配置触发集成电路装置的中断的nmi信号(例如，图1的nmi信号122或图2的nmi信号228)生效。作为非限制性示例，nmi信号可以由定时器电路生效，该定时器电路可以包括在集成电路装置中或外部。同样作为非限制性示例，可以将nmi信号提供给中断电路，该中断电路又可以向诸如微控制器的处理核心(例如，cpu)的主电路提供中断。在检测到的故障导致中断的一些情况下，检测到的故障还可导致系统复位作为涉及中断和复位的两部分序列的一部分。在此类情况下，在操作408处，方法400包括使被配置成独立于集成电路装置的复位电路触发集成电路装置的系统复位的复位信号(例如，图1的复位信号128或图2的复位信号230)生效。
54.返回到操作402，在一些情况下，检测到的故障可能导致系统复位。在操作408处，方法400包括使被配置成独立于集成电路装置的复位电路触发集成电路装置的系统复位的复位信号(例如，图1的复位信号128或图2的复位信号230)生效。作为非限制性示例，复位信号可以触发集成电路装置的主电路(例如，处理核心)、中断电路和i/o电路中的一者或多者以触发系统复位。同样作为非限制性示例，定时器电路可被配置成使复位信号生效。
55.本领域的普通技术人员应当理解，本文所公开的实施方案的功能元件(例如，功能、操作、动作、过程和/或方法)可在任何合适的硬件、软件、固件或它们的组合中实现。图5示出本文所公开的功能元件的具体实施的非限制性示例。在一些实施方案中，本文所公开的功能元件的一些或所有部分可由专门配置用于执行这些功能元件的硬件来执行。
56.图5是电路500的框图，在一些实施方案中，该电路可用于实施本文所公开的各种功能、操作、动作、过程和/或方法。电路500包括可操作地耦合到一个或多个数据存储装置(在本文中有时称为“存储装置504”)的一个或多个处理器502(在本文中有时称为“处理器502”)。存储装置504包括存储在其上的机器可执行代码506，并且处理器502包括逻辑电路508。机器可执行代码506包括描述可由逻辑电路508实施(例如，由该逻辑电路执行)的功能元件的信息。逻辑电路508适于实施(例如，执行)由机器可执行代码506描述的功能元件。当执行由机器可执行代码506描述的功能元件时，电路500应被视为被配置用于执行本文所公开的功能元件的专用硬件。在一些实施方案中，处理器502可被配置为按顺序、同时地(例如，在一个或多个不同的硬件平台上)或在一个或多个并行过程流中执行由机器可执行代码506描述的功能元件。
57.当由处理器502的逻辑电路508实施时，机器可执行代码506被配置为调整处理器502以执行本文所公开的实施方案的操作。举例来说，机器可执行代码506可被配置为调整处理器502以执行图3的方法300和图4的方法400的至少一部分或全部。又如，机器可执行代码506可被配置为调整处理器502以执行针对图1的主电路112所论述的操作的至少一部分或全部(例如，主电路112可至少部分地由处理器502实施)。又如，机器可执行代码506可被配置为调整处理器502以执行针对图2的cpu 202所论述的操作的至少一部分或全部(例如，cpu 202可至少部分地由处理器502实施)。
58.处理器502可包括通用处理器、专用处理器、中央处理单元(cpu)、微控制器、可编程逻辑控制器(plc)、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、分立栅极或晶体管逻辑、分立硬件部件、其它可编程装置或被设计成执行本文公开的功能的其任何组合。当包括处理器的通用计算机被配置为执行与跟本公开的实施方案相关的机器可执行代码506(例如，软件代码、固件代码、硬件代码)对应的功能元件时，该通用计算机被认为是专用计算机。应注意，通用处理器(在本文也可称为主机处理器或简称主机)可以是微处理器，但在替代方案中，处理器502可包括任何常规处理器、控制器、微控制器或状态机。处理器502也可被实施为计算装置的组合，诸如dsp与微处理器的组合、多个微处理器、与dsp核心结合的一个或多个微处理器或任何其它此类配置。
59.在一些实施方案中，存储装置504包括易失性数据存储装置(例如，随机存取存储器(ram))、非易失性数据存储装置(例如，闪存存储器、硬盘驱动器、固态驱动器、可擦除可编程只读存储器(eprom)等)。在一些实施方案中，处理器502和存储装置504可被实施为单个装置(例如，半导体装置产品、片上系统(soc)等)。在一些实施方案中，处理器502和存储装置504可被实施为单独的装置。
60.在一些实施方案中，机器可执行代码506可包括计算机可读指令(例如，软件代码、固件代码)。作为非限制性示例，计算机可读指令可由存储装置504存储，由处理器502直接访问，并且由处理器502至少使用逻辑电路508执行。同样作为非限制性示例，计算机可读指令可被存储在存储装置504上，被传输到存储器装置(未示出)以供执行，并且由处理器502至少使用逻辑电路508来执行。因此，在一些实施方案中，逻辑电路508包括能够以电的方式配置的逻辑电路508。
61.在一些实施方案中，机器可执行代码506可描述要在逻辑电路508中实施以执行功
能元件的硬件(例如，电路)。该硬件可以从低级晶体管布局到高级描述语言的各种抽象级别中的任何一种进行描述。在高级抽象下，可使用硬件描述语言(hdl)，诸如ieee标准硬件描述语言(hdl)。作为非限制性示例，可以使用verilog
tm
、systemverilog
tm
或超大规模集成(vlsi)硬件描述语言(vhdl
tm
)。
62.hdl描述可根据需要以多种其他抽象级别中的任一种转换成描述。作为非限制性示例，高级描述可被转换为逻辑级描述诸如寄存器传送语言(rtl)、栅极级(gl)描述、布局级描述或掩模级描述。作为非限制性示例，由逻辑电路508的硬件逻辑电路(例如但不限于，栅极、触发器、寄存器)执行的微操作可在rtl中描述并且然后通过合成工具转换成gl描述，并且gl描述可通过安置和路由工具转换成布局级描述，该布局级描述对应于可编程逻辑装置的集成电路、分立栅极或晶体管逻辑部件、分立硬件部件或它们的组合的物理布局。因此，在一些实施方案中，机器可执行代码506可包括hdl、rtl、gl描述、掩模级描述、其它硬件描述或其任何组合。
63.在机器可执行代码506包括硬件描述(以任何抽象级别)的实施方案中，系统(未示出，但包括存储装置504)可被配置为实施由机器可执行代码506描述的硬件描述。作为非限制性示例，处理器502可以包括可编程逻辑装置(例如，fpga或plc)，并且逻辑电路508可被电控制以将对应于硬件描述的电路实施到逻辑电路508中。同样作为非限制性示例，逻辑电路508可包括根据机器可执行代码506的硬件描述由制造系统(未示出，但包括存储装置504)制造的硬连线逻辑部件。
64.无论机器可执行代码506包括计算机可读指令还是硬件描述，逻辑电路508都适于在实施机器可执行代码506的功能元件时执行由机器可执行代码506描述的功能元件。需注意，虽然硬件描述可能不直接描述功能元件，但硬件描述间接描述了由硬件描述所描述的硬件元件能够执行的功能元件。
65.实施例
66.以下是示例性实施方案的非穷举、非限制性列表。并非以下列出的示例性实施方案中的每一个均被清楚且单独地指示为可与下面列出的示例性实施方案以及上述实施方案中的所有其他实施方案组合。然而，意图是这些示例性实施方案可与所有其他示例性实施方案和上述实施方案组合，除非对于本领域的普通技术人员来说显而易见的是这些实施方案不可组合。
67.实施例1：一种电气系统，其包括：定时器电路；以及集成电路装置，该集成电路装置包括：输入/输出(i/o)引脚，其被配置成在该集成电路装置的内部电路与该集成电路装置外部的装置之间传导i/o信号；复位电路，其被配置成响应于从该定时器电路接收到的故障信号而发射系统复位信号，该系统复位信号以触发该集成电路装置的系统复位；i/o电路，其可操作地耦合到该i/o引脚，该i/o电路被配置成响应于该集成电路装置的该系统复位而在电浮动状态下选择性地操作该i/o引脚，该i/o电路响应于该集成电路装置的该系统复位而被进一步配置成响应于独立于该复位电路的该定时器电路提供的信号而在该电浮动状态下选择性地操作该i/o引脚。
68.实施例2：根据实施例1所述的电气系统，其中由该定时器电路提供的该信号包括安全信号。
69.实施例3：根据实施例1和2中任一项所述的电气系统，其中该集成电路装置进一步
包括中央处理单元(cpu)和中断电路，该中断电路被配置成从该定时器电路接收不可掩蔽的中断信号，并且该中断电路被配置成响应于独立于该中断电路的状态和配置的接收到的不可掩蔽的中断信号而触发该cpu的中断。
70.实施例4：根据实施例1至3中任一项所述的电气系统，其中所述集成电路装置进一步包括该定时器电路。
71.实施例5：根据实施例1至3中任一项所述的电气系统，其中该定时器电路在该集成电路装置外部。
72.实施例6：根据实施例5所述的电气系统，其进一步包括安全引脚，该安全引脚可操作地耦合到该定时器电路，其中该定时器电路被配置成经由该安全引脚向该i/o电路提供安全信号作为由该定时器电路提供的该信号。
73.实施例7：根据实施例5和6中任一项所述的电气系统，其进一步包括中断引脚，该中断引脚可操作地耦合到该定时器电路，其中该定时器电路被配置成经由该中断引脚向该集成电路装置的中断电路提供不可掩蔽的中断信号。
74.实施例8：根据实施例5和7中任一项所述的电气系统，其进一步包括复位引脚，该复位引脚可操作地耦合到该定时器电路，其中该定时器电路被配置成经由该复位引脚向该集成电路装置提供复位信号作为由该定时器电路提供的该信号，该复位信号被配置成独立于该系统复位信号触发该集成电路装置的该系统复位。
75.实施例9：一种处理电路，其包括：输入/输出(i/o)引脚，其被配置成在处理电路与该处理电路外部的装置之间传导i/o信号；i/o电路，其被配置成在电浮动状态下选择性地操作该i/o引脚；复位电路，其被配置成发射系统复位信号，该系统复位信号被配置成启动该处理电路的系统复位，该系统复位信号进一步配置成触发该i/o电路以在该电浮动状态下操作该i/o引脚；以及定时器电路，其可操作地耦合到该i/o电路，该定时器电路被配置成将安全信号发射到该i/o电路，该安全信号被配置成触发该i/o电路独立于该系统复位信号在该电浮动状态下操作该i/o引脚。
76.实施例10：根据实施例9所述的处理电路，其进一步包括：中央处理单元(cpu)，其可操作地耦合到该定时器电路；以及中断电路，其可操作地耦合到该定时器电路且耦合到该cpu，其中该定时器电路被进一步配置成将不可掩蔽的中断信号发射到该中断电路，该中断电路被配置成独立于该中断电路的状态和配置中断该cpu。
77.实施例11：根据实施例9和10中任一项所述的处理电路，其进一步包括中断电路和中央处理单元(cpu)，该中断电路和该中央处理单元各自可操作地耦合到该定时器电路，其中该定时器电路被进一步配置成向该cpu、该i/o电路和该中断电路发射复位信号，其中该复位信号被配置成独立于该复位电路的该系统复位信号触发该处理电路的该系统复位。
78.实施例12：根据实施例9至11中任一项所述的处理电路，其中该定时器电路被进一步配置成响应于检测到该处理电路的故障而向该复位电路发射故障信号。
79.实施例13：一种操作集成电路装置的方法，该方法包括：将定时器电路的计数寄存器指示的值与一个或多个阈值进行比较；响应于检测到由该计数寄存器指示的值超出由该一个或多个阈值限定的值的一个或多个预定范围，该定时器电路将安全信号发射到输入/输出(i/o)电路，该安全信号的该发射独立于该集成电路装置的复位电路和中央处理单元(cpu)；以及响应于该安全信号，在电浮动状态下操作集成电路装置的i/o引脚。
80.实施例14：根据实施例13所述的方法，其进一步包括响应于检测到的故障导致该cpu的操作的中断的确定，由该定时器电路向该集成电路装置的中断电路发射不可掩蔽的中断信号。
81.实施例15：根据实施例14所述的方法，其进一步包括：由该定时器电路发射复位信号，该复位信号被配置成响应于确定该检测到的故障导致该系统复位而独立于该复位电路触发该集成电路装置的系统复位。
82.实施例16：根据实施例15所述的方法，其中在发射该复位信号之前发射该不可掩蔽的中断信号。
83.实施例17：一种操作定时器电路的方法，该方法包括：检测集成电路装置的操作故障：响应于确定检测到的故障导致i/o引脚的浮动，使安全信号生效，该安全信号被配置成触发该集成电路装置的输入/输出(i/o)电路，以独立于该集成电路装置的中央处理单元(cpu)和复位电路而在电浮动状态下操作该集成电路装置的i/o引脚；响应于确定该检测到的故障导致该集成电路装置的中断，使不可掩蔽的中断信号生效，该不可掩蔽的中断信号被配置成独立于该集成电路装置的中断电路的状态和配置触发该集成电路装置的该中断；以及响应于确定该检测到的故障导致系统复位，使复位信号生效，该复位信号被配置成独立于该集成电路装置的该复位电路触发该集成电路装置的系统复位。
84.实施例18：根据实施例17所述的方法，其中该定时器电路在该集成电路装置外部。
85.实施例19：根据实施例17所述的方法，其中该集成电路装置包括该定时器电路。
86.实施例20：一种电气系统，其包括：集成电路装置，其包括：引脚，其被配置成在该集成电路装置的内部电路与该集成电路装置外部的装置之间传导输入/输出(i/o)信号；复位电路，其被配置成响应于从该定时器电路接收到的故障信号而发射系统复位信号，该系统复位信号被配置成触发该集成电路装置的系统复位；i/o电路，其可操作地耦合到该引脚，该i/o电路被配置成响应于由该复位电路发射的该系统复位信号而选择性地操作该引脚，该i/o电路进一步被配置成响应于由独立于该集成电路装置的该系统复位信号、该复位电路和中央处理单元(cpu)从该定时器电路接收到的安全信号而在该电浮动状态下选择性地操作该引脚。
87.实施例21：根据实施例20所述的处理电路，其中该集成电路装置被实施为微控制器。
88.实施例22：根据实施例20和21中任一项所述的处理电路，其中该cpu被配置成从该定时器电路接收不可掩蔽的中断信号，该不可掩蔽的中断信号被配置成独立于该集成电路装置的中断电路触发该cpu的不可掩蔽的中断。
89.实施例23：根据实施例20至22中任一项所述的处理电路，其中该集成电路装置进一步包括该定时器电路。
90.实施例24：根据实施例20至22中任一项所述的处理电路，还包括所述定时器电路，其中所述定时器电路在所述集成电路装置的外部。
91.实施例25：根据实施例24所述的处理电路，其中该引脚包括可操作地耦合到该定时器电路的安全引脚，其中该定时器电路被配置成经由该安全引脚向该i/o电路提供该安全信号。
92.实施例26：根据实施例24和25中任一项所述的处理电路，其中该引脚包括可操作
地耦合到该定时器电路的中断引脚，其中该定时器电路被配置成独立于该集成电路装置的中断电路，经由该中断引脚向该cup提供不可掩蔽的中断信号。
93.实施例27：根据实施例24至26中任一项所述的处理电路，其中该引脚包括可操作地耦合到该定时器电路的复位引脚，其中该定时器电路被配置成经由该复位引脚向该集成电路装置提供复位信号，该复位信号被配置成触发该集成电路装置的该系统复位。
94.实施例28：一种处理电路，其包括：引脚，其被配置成在该处理电路与该处理电路外部的装置之间传导输入/输出(i/o)信号；i/o电路，其被配置成在电浮动状态下选择性地操作该引脚；复位电路，其被配置成发射系统复位信号，该系统复位信号被配置成启动该处理电路的系统复位，该系统复位信号进一步配置成触发该i/o电路以在该电浮动状态下操作该引脚；以及监视器电路，其可操作地耦合到该i/o电路，该监视器电路被配置成向该i/o电路发射安全信号，该安全信号被配置成触发该i/o电路以独立于该复位电路和该系统复位信号在该电浮动状态下操作该引脚。
95.实施例29：根据实施例28所述的处理电路，其进一步包括可操作地耦合到该监视器电路的中央处理单元(cpu)，其中：该监视器电路被进一步配置成独立于该处理电路的中断电路向该cpu发射不可掩蔽的中断信号；并且该中断电路被配置成响应于从该监视器电路接收到的该不可掩蔽的中断信号而启动该cpu的不可掩蔽的中断。
96.实施例30：根据实施例28和29中任一项所述的处理电路，其进一步包括可操作地耦合到该监视器电路的中央处理单元(cpu)，其中该监视器电路被进一步配置成向该cpu、该i/o电路和中断电路发射复位信号，其中该复位信号被配置成独立于该系统复位信号、该复位电路和该cpu独立地触发该系统复位。
97.实施例31：根据实施例28至30中任一项所述的处理电路，其中该监视器电路被进一步配置成响应于检测到该处理电路的故障而向该复位电路发射故障信号。
98.实施例32：根据实施例28至31中任一项所述的处理电路，其中该处理电路被实施为微控制器。
99.实施例33：一种操作输入/输出装置的方法，该方法包括：将定时器电路的计数寄存器指示的值与一个或多个阈值进行比较；响应于检测到该计数寄存器指示的该值超出由该一个或多个阈值限定的值的一个或多个预定范围，该定时器电路将输入/输出(i/o)电路的安全信号发射到输入/输出(i/o)电路，该安全信号的该发射独立于该集成电路装置的复位电路和中央处理单元(cpu)；以及响应于该安全信号而在电浮动状态下操作该集成电路装置的引脚。
100.实施例34：根据实施例33所述的方法，其进一步包括由该定时器电路独立于该集成电路装置的中断电路向该cpu发射不可掩蔽的中断信号。
101.实施例35：根据实施例34所述的方法，其进一步包括由该定时器电路发射复位信号，该复位信号被配置成独立于该复位电路触发该集成电路装置的系统复位。
102.实施例36：根据实施例35所述的方法，其中在发射该复位信号之前发射该不可掩蔽的中断信号，以使该cpu能够确认该引脚在该电浮动状态下操作。
103.实施例37：根据实施例35所述的方法，其中在发射该复位信号之前发射该不可掩蔽的中断信号，以便在确认该引脚未在电浮动状态下操作的情况下，使得该cpu能够控制该i/o电路以在该电浮动状态下操作该引脚。
104.实施例38：一种操作定时器电路的方法，该方法包括：检测集成电路装置的操作故障：响应于检测到故障而使安全信号生效，该安全信号被配置成触发该集成电路装置的输入/输出(i/o)电路，以独立于该集成电路装置的中央处理单元(cpu)和复位电路在电浮动状态下操作该集成电路装置的引脚；使被配置成独立于该集成电路装置的中断电路触发该集成电路装置的中断的不可掩蔽的中断信号生效；以及使配置成独立于该集成电路装置的该复位电路触发该集成电路装置的系统复位的复位信号生效。
105.结语
106.如在本公开中使用的，术语“模块”或“部件”可以是指被配置为执行可以存储在计算系统的通用硬件(例如，计算机可读介质、处理装置等)上并且/或者由通用硬件执行的模块或部件和/或软件对象或软件例程的动作的特定硬件实施方式。在一些实施方案中，本公开中描述的不同部件、模块、发动机和服务可以实现为在计算系统上执行的对象或进程(例如，作为单独的线程)。虽然本公开中描述的系统和方法中的一些系统和方法通常被描述为在软件中实现(存储在通用硬件上并且/或者由通用硬件执行)，但是特定硬件实施方式或软件和特定硬件实施方式的组合也是可能且可以预期的。
107.如本公开内容所用，涉及多个元件的术语“组合”可包括所有元件的组合或某些元件的各种不同子组合中的任何一种组合。例如，短语“a、b、c、d或它们的组合”可指a、b、c或d中的任一个；a、b、c和d中的每一个的组合；以及a、b、c或d的任何子组合，诸如a、b和c；a、b和d；a、c和d；b、c和d；a和b；a和c；a和d；b和c；b和d；或c和d。
108.用于本公开，尤其是所附权利要求书中的术语(例如，所附权利要求书的主体)通常旨在作为“开放”术语(例如，术语“包括”应被解释为“包括但不限于”，术语“具有”应被解释为“至少具有”，术语“包括”应被解释为“包括但不限于”等)。
109.另外，如果预期特定数量的引入的权利要求表述，则在权利要求中将明确叙述此类意图，并且在不进行此类表述的情况下，不存在此类意图。例如，作为对理解的辅助，以下所附权利要求书可包含使用引入性短语“至少一个”和“一个或多个”来引入权利要求叙述。然而，使用此类短语不应理解为暗示由不定冠词“一个”或“一种”引入的权利要求表述将包含此类引入的权利要求表述的任何特定权利要求限定于仅包含一个此类表述的实施方案，即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词，诸如“一个”或“一种”(例如，“一个”和/或“一种”可被解释为指的是“至少一个”或“一个或多个”)；使用定冠词来引入权利要求叙述也是如此。
110.另外，即使明确叙述了特定数量的所引入的权利要求叙述，本领域技术人员也将认识到，此类叙述应被解译为意味着至少所叙述的数量(例如，无修饰的叙述“两项叙述”在没有其他修饰成分的情况下意味着至少两项叙述，或两项或更多项叙述)。此外，在使用类似于“a、b和c等中的至少一个”或“a、b和c等中的一个或多个”的惯例的那些情况下，通常此类构造旨在仅包括a、仅包括b、仅包括c、包括a和b两者、包括a和c两者、包括b和c两者或包括a、b和c三者等等。
111.此外，无论在说明书、权利要求书或附图中，呈现两个或更多个替代性术语的任何分离的词或措辞应当理解为考虑包括该术语中的一个术语、该术语中的任意一个术语或两个术语的可能性。例如，短语“a或b”应理解为包括“a”或“b”或“a和b”的可能性。
112.虽然本文关于某些图示实施方案描述了本发明，但本领域的普通技术人员将认识
到并理解本发明不受此限制。相反，在不脱离下文所要求保护的本发明的范围及其法律等同形式的情况下，可对图示实施方案和所述实施方案进行许多添加、删除和修改。此外，来自一个实施方案的特征可与另一个实施方案的特征组合，同时仍被包括在发明人所设想的本发明的范围内。