神经放大器、神经网络和传感器设备的制作方法

神经放大器、神经网络和传感器设备
1.本公开涉及例如用于在模拟人工神经网络中使用的一种差分开关电容器神经放大器、具有一个或更多个这种神经放大器的一种模拟人工神经网络，和具有这种神经网络的一种传感器设备。
2.神经网络是互连的神经元层的级联。人工神经网络(在本文中简称为神经网络)是在机器学习中使用的计算系统。神经网络能够基于称作神经元的连接的节点的层，其能够轻松地建模生物大脑中的神经元。神经网络的基本元素是计算其输入的加权和的单个神经元。已经显示出，通过合适地调节个体神经元权重(也称作训练)经由神经网络能够实施任何或几乎任何功能。
3.每个层能够具有多个神经元。不同层之间的神经元通过对应于生物大脑中的突触的连接来连接。第一层中的神经元能够通过两个神经元之间的连接将信号传输到另一层中的另一神经元。在连接上传输的信号能够是实数。另一层的另一神经元能够处理接收的信号(即实数)，然后将经处理的信号传输到其它神经元。每个神经元的输出能够基于该神经元的输入由一些非线性函数来计算。
4.神经元基本上在其输入上实施一定数量的乘累加(mac)运算。由此，具有大量神经元和高互连度的神经网络需要实施大量的mac运算。由于目前神经网络大多数字地实施并且由于数字mac运算在计算上成本高昂，由此需要相当大的计算能力。因此，常规神经网络通常不在由电池供电的边缘设备上实施。
5.相反，常规模拟神经元实施声称在功率上更有效，但需要随着相应神经元的输入数量指数地增长的高实施努力。此外，模拟神经元的mac运算的准确度影响模拟神经网络的整体准确度和精确度，尤其是对于增大的神经元数和/或神经元之间的互连数。常规模拟神经元在该方面具有缺陷。
6.要实现的一个目的在于提供一种改善的用于具有改善的性能和/或灵活度的模拟神经网络的概念。
7.通过独立权利要求的主题，实现该目的。该改善的概念的实施例和发展在从属权利要求中限定。
8.该改善的概念基于这样的认识：必须有效地实现具有不同的实施要求的模拟神经元的两个基本功能，即多个输入信号的加权和它们的求和。例如，尽管在电流域中能够容易地实现求和信号，加权电流信号需要更大得多的随着权重数增大的实施努力。
9.因此，该改善的概念提出一种具有两个基本级的模拟神经放大器，所述两个基本级中的每个能够有效地并以高精确度地实施。第一级是采样级，该采样级具有用于接收多个输入电压的多个输入，并具有用于采样所述多个输入电压的一个或更多个数字可调电荷存储。例如，数字可调电荷存储中的每个都基于对于该电荷存储所采样的输入电压的相应权重来调节。优选地，输入电压作为差分电压来提供，以使得多个输入是差分输入。第二级是求和级，所述求和级用于求和由所采样的多个输入电压得到的电荷以生成求和信号。特别地，求和级在下游连接到采样级。例如，求和级包括用于存储所求和的电荷的至少一对电荷存储。
10.所述模拟神经放大器的另外的级可以包括缓冲和激活级，所述缓冲和激活级能够基于求和信号、分别基于所求和的电荷施加激活功能并且在差分输出处生成经缓冲的输出电压。
11.将开关电容器技术用于模拟神经放大器允许在放大器的不同级之间具有有效的接口，这能够用合理的努力来实施，并仍确保高精确度的运算。使用差分信号方法还改善神经放大器的准确度，例如通过减小可能会不利于整体计算结果的准确度的电荷注入的影响。
12.所述改善的概念为差分开关电容器神经放大器提供例如适于在模拟人工神经网络中使用的实施。神经放大器包括具有用于接收多个输入电压的多个差分输入和用于采样多个输入电压的至少一对数字可调电荷存储的采样级。神经放大器还包括用于求和由所采样的多个输入电压得到的电荷以生成求和信号的求和级。求和级连接到采样级的下游。缓冲和激活级配置为施加激活功能并基于求和信号在差分输出处生成经缓冲的输出电压。如上所述，可根据要对于待采样的输入电压实施的相应权重来调节每个数字可调电荷存储。
13.应该明显的是，求和级在模拟域中实施求和运算，以使得尤其是无需数字域中的转换或运算。由此，生成求和信号作为模拟信号。
14.对于对应的差分输入和数字可调电荷存储的对及其各自的互连，存在多种实施方式。例如，在一些实施方式中，差分输入的数量对应于数字可调电荷存储的对的数量。换句话说，对于差分输入中的每个，提供具体的数字可调电荷存储的对。这意味着能够同时在电荷存储的相应相关联的对上采样所有差分输入电压，这允许求和信号和由此整个神经放大器的更快速的运算。然而，这样的效果在于，由于更大数量的电荷存储对，在面积方面，增大神经放大器的实施努力。
15.在替代实施方式中，采样级包括用于选择性地将多个差分输入连接到所述至少一对数字可调电荷存储的至少一个多路复用器。相应地，能够对于在数字可调电荷存储上采样差分输入电压施加时间多路复用，即对于多个不同输入电压，重复利用相同对的数字可调电荷存储。
16.例如，多路复用器的数量对应于数字可调电荷存储的对的数量。由此，例如，可以与单个多路复用器一起提供单个对的数字可调电荷存储，该单个多路复用器将所有差分输入连接到电荷存储的对。这会导致用于实施数字可调电荷存储的努力，对于多路复用器具有合理的努力。但是，由于时间复用，可能会延长处理时间。
17.然而，如果数字可调电荷存储的对和相关联的多路复用器的数量增大，能够通过略微增大的对于电荷存储的努力，缩短处理时间，这允许平衡努力和速度。
18.根据各个实施方式的求和级例如包括差分积分放大器，该差分积分放大器在积分放大器的差分反馈路径中具有积分电荷存储的对。例如，积分放大器作为运算跨导放大器ota来实施。差分积分放大器允许将采样级中的所存储的电荷有效地传输到求和级，并在积分电荷存储上积分它们，即将它们求和。
19.例如，在这样的实施方式中的一些中，求和级还包括可开关地连接在积分放大器下游的双采样电荷存储的对。在这样的实施方式中，神经放大器例如配置为在第一双采样阶段期间例如通过将所述至少一对数字可调电荷存储设置到零值在双采样电荷存储的对上采样零输入信号，并将由所采样的零输入信号得到的电荷与存储在积分电荷存储的对上
的电荷一起提供给缓冲和激活级。
20.由此，在例如神经元信号求和之前进行零输入信号求和，这可通过调节可调电荷存储来实现，以使得它们不采样相应的输入电压而是采样例如零电压或共模电压。通过这种方式，采样级和积分放大器的偏移能够在最终电荷传输到缓冲和激活级期间被提取和减去，即实施相关的双采样方案。
21.例如，在具有差分积分放大器的这种实施方式中的另外一些中，神经放大器还包括能够减小由各个组件的残余误差导致的电荷注入误差的在求和级内和之前的斩波电路。
22.例如，对于所述至少一个多路复用器中的每个，神经放大器还包括耦合在相应的多路复用器与所连接的电荷存储对之间的第一差分斩波块。神经放大器还包括第二差分斩波块和第三差分斩波块，其中，第二差分斩波块将积分放大器的反馈路径的第一端部耦合到积分放大器的输入侧，而第三差分斩波块将反馈路径的第二端部耦合到积分放大器的输出侧。优选地，以协调的方式控制第二斩波块和第三斩波块。而且，可以以与第二斩波块和第三斩波块协调的方式，控制对于多路复用器中的每个的第一差分斩波块。例如，每个斩波块能够在差分信号线的直接和交叉连接之间切换。斩波可以抵消来自所有输入采样开关的任何残余偏移，这允许神经放大器的几乎任意数量的输入。
23.在一些实施方式中，求和级的差分积分放大器包括开关电路，该开关电路用于选择性地用积分放大器输入偏移电压，和缓冲和激活级的输入偏移为积分电荷存储的对充电。例如，开关电路允许选择性地用积分放大器的输入侧的第一偏移电压以及缓冲和激活级的输入侧的第二偏移电压，为积分电荷存储的对充电。例如，这样的实施方式允许在求和期间，在积分放大器的输出侧去除积分放大器的偏移，并施加缓冲和激活级的偏移，以补偿缓冲和激活级的偏移。
24.例如，在不发生求和并且仅存在由于开关电路的相应的设定而导致的相应的偏移电压的时期期间，在积分电荷存储上采样第一偏移电压和第二偏移电压。在采样级的电荷的实际求和期间，所采样的偏移电压抵消，因为这些偏移电压在这样的求和阶段期间也存在。
25.在一些实施方式中，缓冲和激活级包括具有差分电容放大器的缓冲级，该差分电容放大器具有电荷存储的另外的对和所述电容放大器的的另外的差分反馈路径。这样的实施方式例如允许容易地将所求和并存储在积分电荷存储上的电荷传输到缓冲级，以允许生成经缓冲的输出电压。与求和级类似地，缓冲级的差分电容放大器也可作为ota来实施。
26.在这样的实施方式中的一些中，缓冲和激活级的激活功能可以通过限制电容放大器和/或缓冲级的供给电压来实现。例如，可以以这种方式实现削波功能作为激活功能，这将输出电压限制在相应的正和负供给电压之间。
27.在一些替代实施方式中，缓冲和激活级还包括连接在缓冲级上游或下游的削波级，并且其中，通过削波级实现激活功能。这例如允许实现更复杂的削波功能。
28.例如，削波级连接在缓冲级的下游，并配置为将缓冲级的输出处的差分电压与差分参考电压比较。如果缓冲级的输出处的差分电压在正方向或负方向上超过差分参考电压，削波级可以在差分输出处输出差分参考电压。否则，削波级在差分输出处输出缓冲级的输出处的差分电压，例如没有削波。
29.在神经放大器的各个实施方式中，所述至少一对数字可调电荷存储的每个数字可
调电荷存储可以包括第一充电端子和第二充电端子，以及多个加权电荷存储，所述多个加权电荷存储中的每个具有连接到第一充电端子的第一端部和，根据数字调节字，选择性地连接到第二充电端子或共模端子的第二端部。例如，数字调节字对应于要施加到分别的输入电压的期望权重。
30.例如，所述多个加权电荷存储被二进制加权，以使得相邻电荷存储在它们的容量方面相差两倍。在其它实施方式中，所有电荷存储都可以具有相同权重、分别的容量，由此实施例如线性加权方案。此外，可组合线性和二进制加权。优选地，特别是额定相同的一对的可调电荷存储相互对应，并一同控制，以在采样期间具有相同电容。
31.在各个实施方式中，神经放大器可以还包括用于控制神经放大器的开关电容器功能和/或用于调节所述至少一对数字可调电荷存储的控制电路。如适用的话，这可包括控制多路复用器和/或斩波级。
32.根据上述实施方式中的一个的神经放大器可在模拟人工神经网络、例如递归神经网络中使用。这样的神经网络可以包括多个这样的神经放大器，其中，神经放大器中的至少一个的差分输出连接到神经放大器中的同一个或另一个的差分输入中的一个。神经网络可以包括多个层，例如输入层、输出层，和一个或更多个隐藏层，所述一个或更多个隐藏层中的每个包括如上所述的神经放大器中的一个或更多个。由于相似的制造过程，模拟实施神经网络允许与例如模拟传感器一起的有效的实施方式。与常规数字神经网络相比，降低功耗，这是因为例如无需模数转换器和神经网络处理器。
33.相应地，所述改善的概念还提出一种传感器设备，其包括一个或更多个传感器，例如模拟传感器，和如上所述的模拟人工神经网络，其中，所述一个或更多个传感器的输出信号被提供给神经放大器中的至少一个。
34.能够在线(即在网络的运行期间)、离线，例如通过仿真神经网络来实施神经网络的训练，以确定相应的权重因子，或甚至例如离线训练与之后的在线标定的组合。这些示例不排除其它实施方式。
35.将在下文中，对于多个实施例，参考附图更详细地说明所述改善的概念。相同附图标记指示具有相同功能的信号、元件或组件。如果信号、元件或组件在功能上彼此对应，不一定会在以下每幅图中重复对它们的说明。
36.在附图中：
37.图1示出模拟神经放大器的一个示例实施方式；
38.图2示出神经网络的一个示例实施方式；
39.图3示出根据所述改善的概念的神经放大器的一个示例实施方式；
40.图4示出能够施加到根据图3的神经放大器的控制信号的示例图；
41.图5示出数字可调电荷存储的示例实施方式；
42.图6示出神经放大器的采样级的示例实施方式；
43.图7示出可施加到根据图6实施的神经放大器的控制信号的示例图；
44.图8示出根据所述改善的概念的神经放大器的另一示例实施方式；
45.图9示出能够施加到根据图8的神经放大器的控制信号的示例图；
46.图10示出根据所述改善的概念的神经放大器的另一示例实施方式；
47.图11示出能够施加到根据图10的神经放大器的控制信号的示例图；
48.图12示出根据所述改善的概念的神经放大器的另一示例实施方式；
49.图13示出能够施加到根据图10的神经放大器的控制信号的示例图；
50.图14a至14d示出要施加到根据所述改善的概念的神经放大器的阶段的多个示例；
51.图15示出可在神经放大器中使用的运算跨导放大器的一个示例实施方式；
52.图16示出可在神经放大器中使用的削波级的一个示例实施方式；
53.图17示出能够施加到根据图14的削波级的控制信号的示例图；
54.图18示出具有模拟人工神经网络的传感器设备的一个示例实施方式。
55.图1示出具有连接到对应数量的加权元件w1、w2、w3、
……
、wn的多个输入in1、in2、in3、
……
、inn的模拟神经放大器的一个示例实施方式。加权元件的输出连接到用于提供求和信号的求和级的输入。基本上，求和级与加权元件一起对所述多个输入in1、i
n2
、in3、
……
、inn实施一定数量的乘累加(mac)运算。应该明显的是，求和级在模拟域中实施求和运算，以使得尤其无需数字域中的转换或运算。求和级sm的输出处的模拟求和信号被提供给激活级act，以用于对求和信号施加激活功能，例如削波功能等。激活级act的输出被提供给缓冲级buf，以用于提供经缓冲的输出信号，例如神经放大器的输出out处的输出电压。图1描绘能够例如在模拟神经网络中使用的神经放大器的基本功能。
56.例如，神经网络是互连的神经元层的级联。图2示出具有在多个层上分布并在图2中用圆圈示出的多个神经元的这样的神经网络的一个示例实施方式。例如，神经网络包括输入层、输出层，和多个隐藏层。由源自相应的神经元的箭头所指示的，每个神经元的输出可连接到神经网络的一个或更多个其它神经元。因此，每个神经元可以连接到一个或更多个其它神经元的输出，或甚至其自己的输出，由此建立递归路径。
57.如上所述，具有大量神经元和高互连性的神经网络需要实施大量mac运算。目前，神经网络大多数字地实施，由此需要相当大的计算能力。相反，模拟mac运算在原则上是一次性操作。数字域中的值由一定数量的模拟位表示，而独立于分辨率地，保持该值仅需单个存储单元。由此，越来越努力将mac运算转移到模拟域中，开放模拟神经网络的领域。为了实现有竞争性的性能，模拟神经网络不依赖于亚纳米技术节点。通过利用不良好地随着技术增强的模拟特性，实现速度。这支持在更老的低成本和模拟优化技术中的实施。模拟神经网络因此是对于与例如模拟传感器读出电路共集成的具有吸引性的选项。
58.实施用于递归神经网络的模拟神经元需要在保持之前的值并驱动其它神经元输入的同时，能够求和其输入的放大器。能够通过实施低偏移和增益误差，进一步提高性能，这防止在不同周期上累加误差。例如，在递归神经网络中，如图2所示，通过相应的递归路径，将结果反馈到之前的神经元。
59.在下文中，将说明适于有效地实施具有或不具有递归路径的模拟神经网络的根据所述改善的概念的模拟神经放大器的多个示例实施方式。所述改善的概念允许具有不同的信号处理和开关电容方法的模拟神经元实施，这减小电荷注入的影响，由此改善模拟神经元和由此用这样的神经元实施的模拟神经网络的位置。通过包括开关电荷注入和/或放大器偏移抵消方案，可进一步改善性能。总之，即使在递归运算中，大数量的神经元能够在没有显著偏移累加的情况下连接到单个求和节点。此外，通过使得偏移误差和增益误差可忽略，对应的在pvt上的漂移不是问题。因此，无需周期性重新训练或标定。
60.图3示出具有采样级smp、求和级sm以及缓冲和激活级acb的模拟神经放大器的一
个示例实施方式。如结合图1所示的，图3实施具有n个输入的采样级，其具有n个并行采样结构，出于更好地概述的原因，仅示出其中的一个示例结构。采样结构具有表示n个可能输入的输入i的差分输入对v
ini+
、v
ini-。每个结构还包括其第一端子通过相应的开关s
2a
、s
2b
连接到差分信号输入v
ini+
、v
ini-的数字可调电荷存储的对c
sia
、c
sib
。电荷存储c
sia
、c
sib
的第一端子还通过相应的开关s
3a
、s
3b
耦合到共模端子v
cm
。
61.电荷存储c
sia
、c
sib
的第二端子通过另外的相应开关s
1a
、s
1b
耦合到共模端子v
cm
，并且还通过相应开关s
4a
、s
4b
耦合到求和级sm。尽管在采样级smp中存在多次、即n次的电荷存储的对c
sia
、c
sib
和对应的开关s
2a
、s
2b
、s
3a
、s
3b
，开关s
1a
、s
1b
、s
4a
、s
4b
可以对于所有这样的采样结构是共同的并仅提供一次，但不排除多次存在的可行性。
62.电荷存储c
sia
、c
sib
是数字可调的，尤其是用于设置对于相关联的输入v
ini+
、v
ini-的相应权重，在所述电荷存储处，能够接收差分输入电压。
63.求和级sm例如包括在积分放大器的反馈路径中具有积分电荷存储的对c
fb1a
、c
fb1b
的放大器，例如运算跨导放大器ota。相应开关并联连接到积分电荷存储c
fb1a
、c
fb1b
，以重置它们。求和级在模拟域中运算，以使得尤其无需数字域中的转换或运算，输出模拟求和信号。
64.在求和级sm下游连接有缓冲和激活级acb，其配置为施加激活功能，并且基于在求和级sm中生成的求和信号，在差分输出处生成经缓冲的输出电压v
out+
、v
out-。
65.图4示出能够施加到根据图3的神经放大器的控制信号的示例图。特别地，图4示出开关控制信号和例如，在和(它是的略微延迟的版本)两个都高的时候，由这些信号控制的相应开关闭合，以使得可调电荷存储中的每个都通过开关s
1b
、s
1b
连接在分别的输入端子v
ini+
、v
ini-与共模端子v
cm
之间。此外，重置积分电荷存储c
fb1a
、c
fb1b
。
66.在开关信号和略微延迟的高的时候，可调电荷存储的相应的第一端子连接到共模端子v
cm
，而第二端子通过开关s
4a
、s
4b
连接到求和级。这导致求和级求和在相应的可调电荷存储对上由所采样的多个输入电压得到的电荷，以生成求和信号。差分方法减小由不同开关导致的电荷不作为的影响。
67.图5示出例如能够在求和级smp的各个采样机构中使用的数字可调电荷存储的一个示例实施方式。例如，电荷存储包括第一充电端子v1和第二充电端子v2，以及多个加权电荷存储，所述多个加权电荷存储中的每个具有连接到第一充电端子v1的第一端部，和根据数字调节字选择性地连接到第二充电端子v2或共模端子v
cm
的第二端部。在图5的示例中，从电容值为cu的第一电荷存储开始，电荷存储被二进制加权，第n个电荷存储的的电容值为2
n-1
·
cu。相应开关由包括单个位weight《0》、
……
、weight《n-2》、weight《n-1》的数字调节字控制。也能够使用二进制加权方案以外的其它加权方案。
68.图5的实施方式可以称作采样电容数模转换器dac，这是因为数字调节字被转换成模拟电容值，尤其是对于二进制加权方案。
69.重新参考图3，如果所有n个神经元输入要被采样和一次性求和，个体路由线的总数会是n*n
adj
，其中，n
adj
表示可调电荷存储的调节字的位数。
70.在实践中，路由复杂度随着差分输入的数量和权重分辨率n
adj
的数量而增大。为了获得o(n)的路由复杂度，可实施差分神经输入的多路复用，以使得例如在之后的阶段中采
样和求和不同的差分输入电压。这还意味着，数字可调电荷存储的对或电容dac被重复用于多个差分输入。
71.现在参考图6，示出采样级smp的一部分的一个示例实施方式，尤其是在采样级smp的输入侧的并行采样结构的不同实施方式。通常，该示例实施方式基于图3的实施方式，但在多个差分输入与相关联的电荷存储的对c
sia
、c
sib
之间引入至少一个多路复用器mux。
72.在该示例实施方式中，将n
x
个输入多路复用到一对可调电荷存储c
sia
、c
sib
，由此减小路由复杂度。应该指出的是，与图3中的n个采样结构相比，因此将并行采样结构的数量减小到n/n
x
。例如，如果对于权重分辨率的n
adj
，设置多路复用因子n
x
：n
x
＝n
adj
，路由开销随着n
adj
线性地增大。
73.现在参考图7，示出能够施加到根据图6的神经放大器的控制信号的示例图。对于任一解释，一般性地参考表达由信号和控制的各个开关设定之间的基本方案的图4。现在对于图7，选择信号sel控制多路复用器mux，以在之后将多个输入连接到可调电荷存储。例如，不损失一般性的，在该示例中，选择n
x
为4。
74.因此，路由复杂度与转换时间进行权衡。由于多阶段转换，在相继周期期间，由求和级提供的求和信号，还有因此的经缓冲的输出电压不可用于分别驱动其它神经元放大器的输出和差分输入。因此，在最后的求和阶段之后，求和级的求和信号被缓冲和激活级acb采样。所缓冲的输出电压然后能够在接下来的递归周期期间，驱动其它神经放大器的差分输入或其自己的差分输入中的一个。
75.甚至对于和神经放大器的大量的输入连接，差分结构显著地减小充电行为误差。然而，残余电荷注入误差可能会仍存在，例如源自可以累积到不可忽略的量的偏移误差，根据单个神经放大器的差分输入的数量和神经网络中所用的神经元的数量，该偏移误差可能会在递归操作模式中进一步累加。
76.现在参考图8，示出基于图3和图6的实施方式的对于神经放大器的改善的概念的另一发展。在该示例实施方式中，为了消除由于输入采样器和求和放大器的偏移，使用相关双采样cds。为了该目的，求和级sm还包括通过由双采样控制信号控制的相应开关的对，连接到积分放大器的输出侧的双采样电荷存储的对c
cdsa
、c
cdsb
。另外，双采样电荷存储的对c
cdsa
、c
cdsb
还通过相应的差分元件连接到缓冲和激活级的输入侧，以从存储在积分电荷存储c
fb1a
和c
fb1b
上的电荷，减去存储在双采样电荷存储c
cdsa
、c
cdsb
上的电荷。
77.在运算期间，在神经放大器中，这能够通过解除选择电容器dac的所有单元来实施，例如通过将它们连接到共模端子v
cm
，由此实际上采样零信号。换句话说，在该阶段期间，对于可调电荷存储，可选择零权重。对应的神经放大器输出由此等同于其输出偏移，并能够从神经输入信号的实际神经放大器输出被减去。然而，由于神经放大器输出是模拟的，该运算不能够数字地实现，而是会在将电荷传输到缓冲期间实施。这要求求和放大器输出处的额外的双采样电荷存储c
cdsa
、c
cdsb
，以在相继的神经输入转换期间保持零输入信号求和。
78.然而，相关双采样的一个问题在于转换率减小2倍。而且，模拟地减去偏移可能会引入额外的误差源。
79.现在参考图9，示出能够施加到根据图8的神经放大器的控制信号的示例图。
80.现在参考图10，示出基于图3和图6的实施方式的对于神经放大器的改善的概念的另一发展。在之前的实施方式以外，添加斩波方案，尤其是通过在神经放大器中包括多个斩
波块ch1、ch2，和ch3。由于与多路复用器相关的多阶段采样方案，引入斩波(有时也称作交换)是可行的。
81.例如，在每个并行采样结构中，在多路复用器mux与所连接的可调电荷存储的对c
sia
、c
sib
之间，设置第一斩波块ch1。此外，在求和级sm中实施第二差分斩波块ch2，其将包括积分电荷存储c
fb1a
、c
fb1b
的差分反馈路径的第一端部耦合到积分放大器的输入侧。类似地，第三差分斩波块ch3将差分反馈路径的第二端部耦合到积分放大器的输出侧。
82.斩波块ch1、ch2、ch3由斩波控制信号控制，并且功能在于，要么在其输入和输出侧之间直接连接差分路径，要么交叉连接差分路径，这大致对应于逆转差分信号。如果斩波阶段平均分布在各个开关阶段上，斩波能够抵消来自所有输入采样开关的任何残余偏移，这允许几乎任意数量的差分输入。
83.现在参考图11，示出能够施加到根据图10的神经放大器的控制信号的示例图。再次参考上文对图4和图7中的示例图的解释。例如，在图7中的开关方案以外，在求和阶段的第一半部分期间，斩波信号为零，以使得积分放大器的偏移负累加，而在高的第二半部分期间，积分放大器的偏移正累加。由此，在c
fb1a
、c
fb1b
上的总的所传输的偏移电荷彼此抵消，这至少在理论上，导致零电荷。仅在求和阶段期间斩波一次减小由斩波开关本身引入的任何残余偏移，这是因为它们的贡献仅被添加一次。
84.在神经放大器的情况下，如果总等同偏移(它是个体神经元输入偏移和积分放大器的偏移的和)在所有阶段中是恒定的，并由此独立于控制数字可调电荷存储的个体神经元输入波，进一步支持斩波方案的有效性。例如，重新参考图5，如果数字可调电荷存储的不被选择用于输入采样、即不连接到第二端子v2的所有单元电容器连接到共模端子v
cm
。这保持分别的单元电容激活，但实际上具有零输入。此外，独立于不同相位中的不同权重、分别的电容设定，添加来自所有采样开关s
1a
、s
1b
的充电注入。
85.尽管有斩波，如果由于分别的应用而是必需的，例如由于神经网络的复杂度，仍可进一步提高神经放大器的准确度。例如，在最后求和阶段即已经加权和求和最后的输入电压之后，在求和级sm的输出处可存在输出偏移，除非求和级sm本身被偏移补偿。
86.现在参考图12，这可通过图12所示的根据所述改善的概念的神经放大器的基于图10所示的实施方式的另一发展来实现。特别地，图12的采样级smp完全对应于图10的采样级。
87.在求和级sm中，引入开关s
5a
、s
5b
的开关对，它们由开关信号控制，并通过第二斩波块ch2，将积分放大器ota1的差分输入连接到积分电荷存储c
fb1a
、c
fb1b
的第一端部。由开关信号控制的开关s
6a
、s
6b
对应于图10的重置开关。由开关信号控制的开关s
7a
、s
7b
将积分电荷存储c
fb1a
、c
fb1b
的第一端子耦合到缓冲级buf的电容放大器ota2的差分输入。在此，出于更好地概述的原因，没有示出为缓冲和激活级acb的一部分的激活级。
88.缓冲级buf包括电荷存储c
fb2a
、c
fb2b
的另外的对，其具有连接到电容放大器ota2的差分输入的第一端部。电荷存储c
fb2a
、c
fb2b
的第二端部通过由开关信号控制的开关s
8a
、s
8b
连接到共模端子v
cm
，并通过由开关信号控制的开关s
9a
、s
9b
连接到缓冲级buf的差分输出端子。放大器ota2的输入和输出通过由开关信号控制的相应开关s
10a
、s
10b
连接。在放大器ota2的差分输出处提供经缓冲的差分输出电压v
out_buf+
、v
out_buf-。
89.图13示出能够施加到根据图12的神经放大器的控制信号的示例图。对于开关信号和sel的功能，参考结合图7和图11的分别的解释。对于开关信号和应该指出的是，是的略微延迟的版本，是也被取消的的另一延迟的版本。它们一起属于将在下文中结合图14a至14d更详细解释的缓冲偏移补偿阶段。
90.类似地，开关信号和对应于用于将电荷传输到缓冲和偏移采样的阶段，这也将在下文中更详细解释。
91.由此，如由图13可见，阶段和一般对应于采样和求和级，而指数具有3和4的开关信号对应于将电荷传输到缓冲。还应该指出的是，在图13的示例图中，在不损失对于n
x
的其它值的一般性的情况下，对于解释中的每个，还将n
x
选择为4。
92.现在参考图14a至14d，描绘了上述个体阶段。求和阶段分别分成采样阶段和电荷传输阶段例如，图14a示出具有的相应开关设定的根据图12的神经放大器的实际电气配置。由此，在期间，根据对应的数字调节字，在差分输入、例如神经元输入处的输入电压被采样到可调电荷存储的所选择的单元电容器或相应电容器dac上。
93.如上所述，不被选择的单元电容器可以连接到共模端子v
cm
，由此采样零信号电荷，但仍引入第一积分放大器ota1的电荷注入和偏移电荷。这能够使得总输入偏移分别独立于任何权重、调节字。由此，它通过斩波而被抵消。由于开关对s
2a
、s
2b
由延迟的时钟驱动，它对电荷注入偏移没有贡献。而且，第一斩波块ch1没有贡献，这是因为它在和的非重叠时间期间被切换，以使得不能够传输来自斩波块ch1中的开关过程的电荷。对于第二斩波块ch2，可能会存在电荷注入贡献，这是因为电荷保持困在第二斩波块ch2所连接的内部节点n1a、n1b上。然而，在所有求和阶段期间，该斩波块ch2仅切换一次，使得其贡献小且可忽略。
94.现在参考图14b，示出在图12的神经放大器的电荷传输阶段期间的开关配置。相应地，在期间，采样电容器c
sia
、c
sib
放电，并且它们的电荷被传输到积分电荷存储c
fb1a
、c
fb1b
上。此外，关于积分放大器ota1的输入偏移的电荷q
off
被传输，其中：
95.q
off
＝c
s_total
·voff1
·
96.由于可调电荷存储的不被选择的单元采样电容器不保持浮动，而是连接到共模端子v
cm
，在电荷传输阶段期间出现的总采样电容是恒定的，由此通过斩波有效地抵消q
off
。此外，开关s
4a
、s
4b
添加也通过斩波而被抵消的电荷注入。由于延迟的开关信号开关s
3a
、s
3b
不对电荷注入有贡献。
97.现在参考图14c，示出在缓冲偏移补偿阶段期间的图12的神经放大器的电气配置。特别地，在该阶段期间，重置具有电荷存储c
fb2a
、c
fb2b
的差分电容放大器ota2。通过在统一反馈中进一步配置积分放大器ota1，预先充电到缓冲级buf的输入侧的偏移电压，以在阶段之后，分别在电容放大器ota2、其输出处抵消它。由于开关s
7a
、s
7b
在该阶段期间打开，来自开关s
8a
、s
8b
、s
9b
、s
9b
、s
10a
和s
10b
的电荷注入主要被吸引到放大器ota2的较低阻抗输出，使得残余电荷注入小。而且，这样的电荷注入每次转换仅添加一次，进一步减小其贡献。
98.现在参考图14d，示出在将电荷传输到缓冲和偏移采样阶段期间的根据图12的神经放大器的电气配置。特别地，在该阶段期间，积分电荷存储c
fb1a
、c
fb1b
分别连接到缓冲级、放大器ota2的输入侧，而在统一反馈中配置积分放大器ota1，由此迫使积分电荷存储c
fb1a
、c
fb1b
上的电荷被传输到电荷存储c
fb2a
、c
fb2b
。由于在之前的阶段期间，积分电荷存储c
fb1a
、c
fb1b
已经预充电到放大器ota1处的第一偏移电压与放大器ota2的第二偏移电压之间的差异，没有将偏移电荷传输到电荷存储c
fb2a
、c
fb2b
。
99.然而，可能会存在来自开关s
5a
、s
5b
的一些电荷注入。由于这些开关s
5a
、s
5b
总是保持处于虚拟接地电势，该电荷不受信号影响，仅导致一些残余偏移(如果有的话)。此外，由于该电荷仅每次转换被添加一次，其影响会仍是小的。根据图12的神经放大器的实施避免两个放大器ota1、ota2的输入处的任何信号摆动，以使得没有会导致任何增益误差的，根据放大器ota1、ota2的分别的输入电容，受信号影响的电荷效应。
100.而且，没有泄露到输出的受信号影响的电荷注入，这使得增益误差仅取决于放大器的开环增益和c
fb1a
、c
fb1b
、c
fb2a
、c
fb2b
和c
sia
、c
sib
的电容器匹配。
101.在各个实施方式中，如例如在图15中所示，能够通过使用高增益拓扑，使得放大器(尤其是如果实施为ota)的贡献小，这使得增益误差对于pvt变化不敏感。
102.图15示出具有差分输入级和信号输出连接在pmos和nmos级联晶体管的对之间的差分输出级的运算跨导放大器的一个示例实施方式，所述晶体管由相应的级联偏压vcasp、vcasn驱动，所述级联偏压可以分别地由合适的偏置电路生成。差分输出电压还用于控制输出电流路径中的电流的共模反馈电路cm。
103.如上所述，缓冲和激活级asb还实施激活功能，该激活功能能够是削波功能。削波可以通过限制电容放大器ota2和/或缓冲级buf本身的供给电压来实现。然而，还能够通过专用削波级来实施削波。
104.现在参考图16，示出了可以连接到缓冲级buf的这样的削波级act的一个示例实施方式。在图16中，通过将缓冲输出电压v
out_buf+
、v
out_buf-与预定参考电压、尤其是差分电压比较，和在缓冲电压v
out_buf+
、v
out_buf-与限定削波水平的参考电压之间的多路复用，实施削波。如果缓冲输出低于参考，缓冲输出用于驱动神经放大器的输出，即提供经缓冲的输出电压。该电压能够用于驱动其它神经放大器，或如果适用的话，如果实施递归神经网络，用于驱动相同神经放大器的输入对。
105.否则，将把参考电压v
ref+
、v
ref-用作输出电压v
out+
、v
out-。
106.由于必须在正负方向两者上施加削波功能，分两个步骤实施削波：重新利用相同的比较器，和利用由控制信号控制的斩波块。特别地，通过与正参考v
ref+
比较，在正范围中检查第一削波，同时，参考图17的图的示例，为零。如果检测到削波，将正参考切换到输出v
out+
、v
out-，完成削波操作。该比较通过比较器实施，并在之后逆转，这允许基于时钟信号clk的定时操作。
107.在没有正削波的情况下，通过将控制信号设置到1，逆转参考，以用于使用相同比较器，与负参考比较。如果检测到负削波，将负参考引导到输出，否则使用缓冲输出v
out_buf+
、v
out_buf-。
108.通过用参考电压，给比较器之前的电容预充电，并之后将经缓冲的输出电压vout_buf+
、v
out_buf-施加到所采样的电压来实施实际比较，以检测它们是否高于或低于预充电的电压。
109.如上所述，削波的一个替代实施用于通过参考供给缓冲输出级。因此，缓冲固有地将输出削波到期望水平。这可具有这样的效应：如果参考或所有神经放大器由例如共同电压调节器供给，相同的削波水平施加到所有神经放大器。这消除由于比较器偏移造成的削波阈值偏移。然而，基于供给的削波不能够实现硬削波，而是软的，并类似于逻辑激活功能。
110.关于上述神经放大器的各个实施方式，与神经放大器的常规方法相比，尤其是对于大量的神经元输入，通过例如在完全差分神经放大器中应用电路技术，能够实现低偏移和增益误差。电路误差的减小导致关于偏移的更少的问题。而且，无需周期性重新标定。具有例如结合图12至14所述的偏移补偿缓冲级的具体实施改善神经放大器对于递归操作模式中的神经网络的适用性，在递归操作模式中，输出电压被反馈给相同或其它神经放大器的输入。
111.如上所述的神经放大器的多个实例能够用于形成如例如结合图2所述的神经网络。这样的神经网络可在要求在提供并行驱动能力的同时高精度地加权或不加权地模拟求和输入电压的任何电路中使用，其能够例如在所述模拟神经网络中使用。例如，对于归类具有隐藏或几乎不可见的模式的传感器数据，模拟神经网络是有意义的选项。
112.现在参考图18，示出传感器设备的一个示例，其包括一个或更多个传感器as1、as2，和具有一个或更多个如上所述的神经放大器的模拟人工神经网络nn。例如，所述一个或更多个传感器as1、as2的输出信号被提供给如在图2中用圆圈指示的神经放大器的差分输入。
113.能够在线(即在网络的运行期间)、离线，例如通过仿真神经网络来实施神经网络的训练，以确定相应的权重因子，或甚至例如离线训练与之后的在线标定的组合。这些示例不排除其它实施。