一种多路服务器及多路服务器信号互联系统的制作方法

本申请涉及服务器
技术领域：
，更具体地说，涉及一种多路服务器及多路服务器信号互联系统。
背景技术：
：在高端服务器领域，处理器的数量可以多达8颗，即所谓的8路服务器。在8路服务器中，8颗处理器可以被配置成单分区、二分区和四分区。另外，在服务器中，pmsync(powermanagementsynchronization，电源管理同步)信号用于pch(platformcontrollerhub，平台控制集线器)和所有cpu(centralprocessingunit，中央处理器)间进行电源管理状态的信息交互。在现有技术中，在实现pmsync信号在8路服务器中的互联时，8颗处理器只能被配置成单分区、二分区、四分区中的一种固定分区，此时，pmsync信号就只能在配置成的一种固定分区中进行互联，因此，pmsync信号互联的灵活性就比较低，从而则会降低8路服务器的适用性。综上所述，如何提高pmsync信号互联的灵活度，是目前本领域技术人员亟待解决的技术问题。技术实现要素：有鉴于此，本申请的目的是提供一种多路服务器及多路服务器信号互联系统，用于提高pmsync信号互联的灵活度。为了实现上述目的，本申请提供如下技术方案：一种多路服务器，包括第一电路、第二电路、第三电路、第四电路，四个所述电路均包括用于在位时输出pmsync信号的pch、与所述pch相连且用于将所述pmsync信号扩展成多路的扩展模块、与所述扩展模块相连的开关模块、与所述开关模块相连的两个cpu，其中：所述第一电路中的扩展模块与所述第二电路中的开关模块、所述第三电路中的开关模块及所述第四电路中的开关模块相连，所述第三电路中的扩展模块与所述第四电路中的开关模块相连；当各所述电路中的开关模块及pch接收到目标分区指令后，所述开关模块按照所述目标分区指令进行开关动作且所述pch按照所述目标分区指令进行在位动作，以使各所述电路形成与所述目标分区指令对应的目标分区，并使所述pmsync信号在所述目标分区中通过对应的cpu进行互联；所述目标分区包括单分区、二分区和四分区。优选的，还包括第一计算板、第二计算板、第三计算板、第四计算板、与四个计算板相连的背板，其中：所述第一电路位于所述第一计算板上、所述第二电路位于所述第二计算板上、所述第三电路位于所述第三计算板上、所述第四电路位于所述第四计算板上，且所述第一电路中的扩展模块通过所述背板与所述第二电路中的开关模块、所述第三电路中的开关模块及所述第四电路中的开关模块相连，所述第三电路中的扩展模块通过所述背板与所述第四电路中的开关模块相连。优选的，所述扩展模块包括第一扩展器、第二扩展器，其中：各所述第一扩展器与其所在计算板中的开关模块相连，所述第一计算板中的第一扩展器与所述第二计算板中的开关模块相连，所述第一计算板中的第二扩展器与所述第三计算板中的开关模块及所述第四计算板中的开关模块相连，所述第三计算板中的第一扩展器与所述第四计算板中的开关模块相连。优选的，所述开关模块包括第一开关组、第二开关组及第三开关组，其中：各所述第一开关组的第一端用于接收所述目标分区指令、第二端与其所在计算板中的第一扩展器相连、第三端与其所在计算板中的cpu相连；各所述第二开关组的第一端用于接收所述目标分区指令、第二端与其所在计算板中的cpu相连、第三端与其所在计算板的第三开关组的第一端相连；各所述第三开关组的第二端用于接收所述目标分区指令，所述第二计算板中的第三开关组的第三端及第四端均与所述第一计算板中的第一扩展器相连，所述第三计算板中的第三开关组中的第三端与所述第一计算板中的第二扩展器相连，所述第四计算板中的第三开关组的第三端与所述第一计算板中的第二扩展器相连，所述第四计算板中的第三开关组的第四端与所述第三计算板中的第一扩展器相连。优选的，所述第一开关组包括第一模拟开关、第二模拟开关，所述第一模拟开关的第一端及所述第二模拟开关的第一端作为所述第一开关组的第一端，所述第一模拟开关的第二端及所述第二模拟开关的第二端作为所述第一开关组的第二端，且所述第一模拟开关的第二端与所述第一扩展器的第一输出端相连、所述第二模拟开关的第二端与所述第一扩展器的第二输出端相连，所述第一模拟开关的第三端及所述第二模拟开关的第三端作为所述第一开关组的第三端，且所述第一模拟开关的第三端与其所在计算板中的第一个cpu相连、所述第二模拟开关的第三端与其所在计算板中的第二个cpu相连。优选的，所述第二开关组包括第三模拟开关、第四模拟开关，所述第三模拟开关的第一端及所述第四模拟开关的第一端作为所述第二开关组的第一端，所述第三模拟开关的第二端及所述第四模拟开关的第二端作为所述第二开关组的第二端，且所述第三模拟开关的第二端与其所在计算板中的第二个cpu相连、所述第四模拟开关的第二端与其所在计算板中的第一个cpu相连，所述第三模拟开关的第三端及所述第四模拟开关的第三端作为所述第二开关组的第三端。优选的，所述第三开关组包括第一多路复用器、第二多路复用器，所述第一多路复用器的第一端及所述第二多路复用器的第一端作为所述第三开关组的第一端，且所述第一多路复用器的第一端与其所在计算板中的所述第四模拟开关的第三端相连、所述第二多路复用器的第一端与其所在计算板中的第三模拟开关的第三端相连，所述第一多路复用器的第二端及所述第二多路复用器的第二端作为所述第三开关组的第二端，所述第一多路复用器的第三端及所述第二多路复用器的第三端作为所述第三开关组的第三端，所述第一多路复用器的第四端及所述第二多路复用器的第四端作为所述第三开关组的第四端；所述第二计算板中的第一多路复用器的第三端、第四端与所述第一计算板中的第一扩展器的第三输出端相连，所述第二计算板中的第二多路复用器的第三端、第四端与所述第一计算板中的第一扩展器的第四输出端相连；所述第三计算板中的第一多路复用器的第三端与所述第一计算板中的第二扩展器的第一输出端相连，所述第三计算板中的第二多路复用器中的第三端与所述第一计算板中的第二扩展器的第二输出端相连；所述第四计算板中的第一多路复用器的第三端与所述第一计算板中第二扩展器的第三输出端相连，所述第四计算板中的第一多路复用器的第四端与所述第三计算板中的第一扩展器的第三端输出端相连，所述第四计算板中的第二多路复用器的第三端与所述第一计算板中第二扩展器的第四输出端相连，所述第四计算板中的第二多路复用器的第四端与所述第三计算板中第二扩展器的第四输出端相连。优选的，所述背板通过高速连接器与各所述计算板相连。一种多路服务器信号互联系统，包括如上述任一项所述的多路服务器、与所述多路服务器中各计算板中的pch及开关模块相连的控制器，所述控制器用于输出目标分区指令。本申请提供了一种多路服务器及多路服务器信号互联系统，其中，该多路服务器包括第一电路、第二电路、第三电路、第四电路，四个电路均包括用于在位时输出pmsync信号的pch、与pch相连且用于将pmsync信号扩展成多路的扩展模块、与扩展模块相连的开关模块、与开关模块相连的两个cpu，其中：第一电路中的扩展模块与第二电路中的开关模块、第三电路中的开关模块及第四电路中的开关模块相连，第三电路中的扩展模块与第四电路中的开关模块相连；当各电路中的开关模块及pch接收到目标分区指令后，开关模块按照目标分区指令进行开关动作且pch按照目标分区指令进行在位动作，以使各电路形成与目标分区指令对应的目标分区，并使pmsync信号在目标分区中通过对应的cpu进行互联；目标分区包括单分区、二分区和四分区。本申请公开的上述技术方案，第一电路、第二电路、第三电路、第四电路这四个电路中均包含pch、与pch相连的扩展模块、与扩展模块相连的开关模块及与开关模块相连的两个cpu，且第一电路中的扩展模块与第二电路中的开关模块、第三电路中的开关模块及第四电路中的开关模块相连，第三电路中的扩展模块与第四电路中的开关模块相连，当各电路中的开关模块及pch接收到目标分区指令后，各开关模块按照目标分区指令进行开关动作且各pch按照目标分区指令进行在位动作，以使得各电路形成与目标分区指令对应的单分区、二分区和四分区这些目标分区，并使pch所输出的pmsync信号能够在目标分区中通过对应的cpu进行互联，也即使得pmsync信号能够利用8个cpu在单分区、二分区和四分区这三个分区中进行互联，而不再使得pmsync信号仅能在8个cpu所形成的单个固定分区中进行互联，因此，可以提高pmsync信号的互联灵活性，从而提高8路服务器的适用性。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为单分区示意图；图2为双分区示意图；图3为四分区示意图；图4为本申请实施例提供的一种多路服务器的结构示意图；图5为本申请实施例提供的路服务器中第一计算板的结构示意图。具体实施方式在高端服务器中，8路服务器需要配置成单分区、双分区、四分区模式，具体参见图1-图3，其中，图1示出了单分区示意图，图2示出了双分区示意图，图3示出了四分区示意图，在图1至图3中，每个节点上均包括两个cpu，所谓单分区即四个节点(即8个cpu)通过物理互联组成一个完整的八路系统，双分区即整个服务器包括两个独立的四路系统，每个四路系统由两个节点(即4个cpu)通过物理互联组成，四分区即整个服务器包含四个独立的二路系统，每个二路系统由一个节点(即2个cpu)通过物理互联组成。pmsync(powermanagementsynchronization，电源管理同步)信号是intel平台上用于电源管理同步的信号，用于pch(platformcontrollerhub，平台控制集线器)和所有cpu(centralprocessingunit，中央处理器)间进行电源管理状态的信息交互。在现有技术中，当要实现pmsync信号的互联，8颗处理器只能被配置成单分区、二分区、四分区中的一种固定分区，此时，pmsync信号就只能在配置成的一种固定分区中进行互联，而无法进行修改，因此，pmsync信号互联的灵活性就比较低，从而则会降低8路服务器的适用性。为此，本申请提供一种提高pmsync信号互联的灵活度，以提高8路服务器的适用性的技术方案。为了使本
技术领域：
的人员更好地理解本申请的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。参见图4和图5，其中，图4示出了本申请实施例提供的一种多路服务器的结构示意图，图5示出了本申请实施例提供的多路服务器中第一电路的结构示意图。本申请实施例提供的一种多路服务器，可以包括第一电路1、第二电路2、第三电路3、第四电路4，四个电路均可以包括用于在位时输出pmsync信号的pch、与pch相连且用于将pmsync信号扩展成多路的扩展模块6、与扩展模块6相连的开关模块7、与开关模块7相连的两个cpu，其中：第一电路1中的扩展模块6与第二电路2中的开关模块7、第三电路3中的开关模块7及第四电路4中的开关模块7相连，第三电路3中的扩展模块6与第四电路4中的开关模块7相连；当各电路中的开关模块7及pch接收到目标分区指令后，开关模块7按照目标分区指令进行开关动作且pch按照目标分区指令进行在位动作，以使各电路形成与目标分区指令对应的目标分区，并使pmsync信号在目标分区中通过对应的cpu进行互联；目标分区可以包括单分区、二分区和四分区。本申请所提供的多路服务器可以包括第一电路1、第二电路2、第三电路3、第四电路4这四个电路，且第一电路1、第二电路2、第三电路3、第四电路4这四个电路具体可以是基于intel平台设计的，且这四个电路的硬件结构可以完全相同(第二电路2、第三电路3及第四电路4的结构与图5中的第一电路1的结构相同)，每个电路均包括两个cpu(即两个intel处理器，分别为第一个cpu(即图4中的cpu0)和第二个cpu(即图4中的cpu1))，且每个电路中还均包括有pch、与pch相连的扩展模块6、与扩展模块6及两个cpu相连的开关模块7，pch用于当在位时输出pmsync信号，其中，pmsync信号由pmsync和pmsync_clk一对信号组成，pmsync进行数据传输，pmsync_clk是时钟信号，用于同步数据，另外，pch上还有pmsync2和pmsync_clk2，也即pch在位时可以输出两对pmsync信号，因此，可以支持多路服务器，扩展模块6用于将pch输出的pmsync信号扩展成多路输出，同时电路上所搭载的开关模块7可以实现不同分区下信号的路由选择。在本申请所提供的多路服务器中，第一电路1中的扩展模块6与第二电路2中的开关模块7、第三电路3中的开关模块7及第四电路4中的开关模块7相连，且第三电路3中的扩展模块6与第四电路4中的开关模块7相连。当上述四个电路中的开关模块7及pch接收到目标分区指令后，各开关模块7会按照所接收到的目标分区指令进行开关动作且各pch也会按照所接收到的目标分区指令进行在位工作，以使得各电路形成与目标分区指令对应的目标分区，并使pch所发送的pmsync信号在所形成的目标分区中通过对应的cpu进行互联，其中，上述提及的目标分区指令包括单分区指令、二分区指令及四分区指令，相应地，所形成的目标分区包括与单分区指令对应的单分区、与二分区指令对应的二分区、与四分区指令对应的四分区。具体地，当目标分区指令为单分区指令时，此时，除第一电路1中的pch在位之外，其余三个电路的pch均不在位，并通过各电路中开关模块7的开关动作使得第一电路1、第二电路2、第三电路3、第四电路4组成一个8路服务器(即形成一个单分区)，并使得第一电路1中的pch所给出的pmsync信号通过其内部的扩展模块6输出到第一电路1中的两个cpu中，且使得第一电路1中的pch所给出的pmsync信号通过第一电路1中的扩展模块6及第二电路2中的开关模块7输出到的第二电路2中的两个cpu中，通过第一电路1中的扩展模块6及第三电路3中的开关模块7输出到第三电路3中的两个cpu中，通过第一电路1中的扩展模块6及第四电路4中的开关模块7输出到第四电路4中的两个cpu中，从而实现pmsync信号在单分区中的互联。当目标分区指令为二分区指令时，此时，第一电路1中的pch及第三电路3中的pch均在位，第二电路2中的pch及第四电路4中的pch均不在位，并通过各电路中开关模块7的开关动作使得第一电路1与第二电路2组成一个4路服务器，第三电路3与第四电路4组成一个4路服务器(即形成2个二分区)。对于第一电路1和第二电路2组成的4路服务器，第一电路1中的pch所给出的pmsync信号可以通过其内部的扩展模块6输出到第一电路1中的两个cpu中，且第一电路1中的pch所给出的pmsync信号可以通过第一电路1中的扩展模块6及第二电路2中的开关模块7输出到第二电路2中的两个cpu中；对于第三电路3及第四电路4组成的4路服务器，第三电路3中的pch给出的pmsync信号可以通过其内部的扩展模块6输出到第三电路3中的两个cpu中，且第三电路3中的pch所给出的pmsync信号可以通过第三电路3中的扩展模块6及第四电路4中的开关模块7输出到第四电路4中的两个cpu中，从而实现pmsync信号在二分区中的互联。当目标分区指令为四分区指令时，此时，四个电路中的pch均在位，并通过四个电路中开关模块7的开关动作而使得四个电路形成四个独立的计算节点，以形成4个2路服务器(即形成4个四分区)。此时，对于第一电路1而言，第一电路1形成一个2路服务器，第一电路1中的pch所给出的pmsync信号直接通过其内部的扩展模块6输出到第一电路1中的两个cpu中；对于第二电路2而言，其也形成一个2路服务器，且可以通过自身的开关模块7而拒绝来自第一电路1的pmsync信号到达第二电路2的两个cpu中，并通过自身的开关模块7将自身的pch所给出的pmsync信号通过自身的扩展模块6发送到自身的cpu中；对于第三电路3而言，其过程与第二电路2类似，在此不再赘述；对于第四电路4，其同样也形成一个2路服务器，且其可以通过自身的开关模块7而拒绝来自第一计算模块、第三计算模块的pmsync信号到达第四电路4中的两个cpu中，并通过自身的开关模块7将自身的pch所给出的pmsync信号通过自身的扩展模块6发送到自身的cpu中。通过上述过程可以实现pmsync信号在四分区中的互联。通过上述过程可知，本申请只需一个服务器中的8颗cpu即可实现单分区、二分区、四分区模式下pmsync信号的互联路由，而不再使得一个服务器中的8颗cpu只能固定形成一种分区模式并仅在一种分区模式下实现pmsync信号的互联路由，因此，可以提高pmsync信号互联的灵活度，从而便于提高8路服务器的适用性。本申请公开的上述技术方案，第一电路、第二电路、第三电路、第四电路这四个电路中均包含pch、与pch相连的扩展模块、与扩展模块相连的开关模块及与开关模块相连的两个cpu，且第一电路中的扩展模块与第二电路中的开关模块、第三电路中的开关模块及第四电路中的开关模块相连，第三电路中的扩展模块与第四电路中的开关模块相连，当各电路中的开关模块及pch接收到目标分区指令后，各开关模块按照目标分区指令进行开关动作且各pch按照目标分区指令进行在位动作，以使得各电路形成与目标分区指令对应的单分区、二分区和四分区这些目标分区，并使pch所输出的pmsync信号能够在目标分区中通过对应的cpu进行互联，也即使得pmsync信号能够利用8个cpu在单分区、二分区和四分区这三个分区中进行互联，而不再使得pmsync信号仅能在8个cpu所形成的单个固定分区中进行互联，因此，可以提高pmsync信号的互联灵活性，从而提高8路服务器的适用性。本申请实施例提供的一种多路服务器，还可以包括第一计算板node0、第二计算板node1、第三计算板node2、第四计算板node3、与四个计算板相连的背板5，其中：第一电路1位于第一计算板node0上、第二电路2位于第二计算板node1上、第三电路3位于第三计算板node2上、第四电路4位于第四计算板node3上，且第一电路1中的扩展模块通过背板5与第二电路2中的开关模块、第三电路3中的开关模块及第四电路4中的开关模块相连，第三电路3中的扩展模块通过背板5与第四电路4中的开关模块相连。本申请所提供的多路服务器可以包括第一计算板node0、第二计算板node1、第三计算板node2、第四计算板node3及与四个计算板相连的背板5，其中，这四个计算板的硬件可以完全相同，具体可以通过在服务器机箱中所处的物理位置进行区分，且上述提及的第一电路1可以位于第一计算板node0上、第二电路2可以位于第二计算板node1上、第三电路3可以位于第三计算板node2上、第四电路4可以位于第四计算板node3上，另外，位于第一计算板node0上的第一电路1中的扩展模块可以通过背板5与位于第二计算板node1上的第二电路2中的开关模块、位于第三计算板node2上的第三电路3中的开关模块及位于第四计算板node3上的第四电路4中的开关模块相连，位于第三计算板node2上的第三电路3中的扩展模块可以通过背板5与位于第四计算板node3上的第四电路4中的开关模块相连。通过上述方式可以使得四个电路分区分布，以便于实现对四个电路的分布式管理，且通过上述方式实现利用一个背板5来完成单分区、二分区、四分区模式下pmsync信号的互联路由，而不需要多种背板进行实现，因此，则可以降低pmsync信号互联的设计成本和物料成本，且可以通过一个背板55降低pmsync信号互联的复杂程度，从而可以减少pmsync信号的维护难度。需要说明的是，上述四个电路可以位于同一个计算板上且背板5可以与该计算板为一体式结构，或者四个电路可以位于两个计算板上(具体可以为：每个计算板上分布两个电路，或者一个计算板上分布一个电路、另一个计算板上分布三个电路)且背板5与这两个计算板相连，也即本申请中四个电路在计算板、背板5上的分布并不局限于上述提及的四个计算板、一个背板5的方式。本申请实施例提供的一种多路服务器，扩展模块6可以包括第一扩展器buffer1、第二扩展器buffer2，其中：各第一扩展器buffer1与其所在计算板中的开关模块7相连，第一计算板node0中的第一扩展器buffer1与第二计算板node1中的开关模块7相连，第一计算板node0中的第二扩展器buffer2与第三计算板node2中的开关模块7及第四计算板node3中的开关模块7相连，第三计算板node2中的第一扩展器buffer1与第四计算板node3中的开关模块7相连。考虑到pch在位时所输出的pmsync信号为两对信号，一对为pmsync和pmsync_clk，另一对为pmsync2和pmsync_clk2，因此，则每个计算板所包含的扩展模块6具体可以包括第一扩展器buffer1和第二扩展器buffer2，其中，第一扩展器buffer1可以用于对pmsync和pmsync_clk这一对pmsync信号进行扩展，第二扩展器buffer2可以用于对pmsync2和pmsync_clk2这一对pmsync信号进行扩展。其中，各计算板中的第一扩展器buffer1均与其(具体即为该第一扩展器buffer1)所在计算板中的开关模块7相连，以使得第一扩展器buffer1所在计算板中的pch在位且开关模块7闭合时可以使对应的pch所给出的pmsync和pmsync_clk这一对pmsync信号能够通过第一扩展器buffer1及开关模块7而发送到第一扩展器buffer1所在计算板中的两个cpu中。另外，第一计算板node0中的第一扩展器buffer1还与第二计算板node1中的开关模块7相连，第一计算板node0中的第二扩展器buffer2与第三计算板node2中的开关模块7及第四计算板node3中的开关模块7相连，且第三计算板node2中的第一扩展器buffer1与第四计算板node3中的开关模块7相连，以便于通过相应扩展器与对应计算板中开关模块7的连接关系而在接收到目标分区指令时可以实现对应的分区功能，并使得pch所给出的pmsync信号能够在对应的分区中进行互联。本申请实施例提供的一种多路服务器，开关模块7可以包括第一开关组、第二开关组及第三开关组，其中：各第一开关组的第一端用于接收目标分区指令、第二端与其所在计算板中的第一扩展器buffer1相连、第三端与其所在计算板中的cpu相连；各第二开关组的第一端用于接收目标分区指令、第二端与其所在计算板中的cpu相连、第三端与其所在计算板的第三开关组的第一端相连；各第三开关组的第二端用于接收目标分区指令，第二计算板node1中的第三开关组的第三端及第四端均与第一计算板node0中的第一扩展器buffer1相连，第三计算板node2中的第三开关组中的第三端与第一计算板node0中的第二扩展器buffer2相连，第四计算板node3中的第三开关组的第三端与第一计算板node0中的第二扩展器buffer2相连，第四计算板node3中的第三开关组的第四端与第三计算板node2中的第一扩展器buffer1相连。在本申请所提供的多路服务器中，每个计算板中的开关模块7均可以包括第一开关组、第二开关组及第三开关组，其中，各第一开关组的第一端用于接收目标分区指令，各第一开关组的第二端与第一开关组所在计算板中的第一扩展器buffer1相连，各第一开关组的第三端与第一开关组所在计算板中的两个cpu相连，且各第二开关组的第一端用于接收目标分区指令，各第二开关组的第二端与其所在计算板中的两个cpu相连，各第二开关组的第三端与其所在计算板中的第三开关组的第一端相连，各第三开关组的第二端用于接收目标分区指令，另外，第二计算板node1中的第三开关组的第三端、第四端均与第一计算板node0中的第一扩展器buffer1相连，第三计算板node2中的第三开关组中的第三端与第一计算板node0中的第二扩展器buffer2相连，第四计算板node3中的第三开关组的第三端与第一计算板node0中的第二扩展器buffer2相连，第四计算板node3中的第三开关组的第四端与第三计算板node2中的第一扩展器buffer1相连。当目标分区指令为四分区指令时，各计算板中的pch均在位，此时，各计算板中的第一开关组中的第二端与第三端相连通，以使得各计算板中的pch所给出的pmsync信号可以通过自身的第一扩展器buffer1、第一开关组而发送到自身的两个cpu中，各计算板中的第二开关组中的第二端与第三端断开，各计算板中的第三开关组中的第三端与第一端相连通，此时，可以通过第三开关组中第二端与第三端相断开而使得各计算板不会接收到来自其他计算板所发出的pmsync信号，也即使得各计算板相互隔离，以形成4个四分区。当目标分区指令为二分区指令时，第一计算板node0中的pch中及第三计算板node2中的pch均在位，且对于第一计算板node0及第三计算板node2而言，内部的第一开关组中的第二端与第三端相连通、第二开关组中的第二端与第三端相连通、第三开关组中的第四端与第一端相连通，第二计算板node1中的pch及第四计算板node3中的pch均不在位，且对于第二计算板node1及第四计算板node3而言，内部的第一开关组的第二端与第三端断开、第二开关组中的第二端与第三端相连通、第三开关组中的第四端与第一端相连通，此时，可以通过第一计算板node0中pch的在位情况及其三个开关组的连通关系、第二计算板node1中pch的在位情况及其三个开关组的连通关系、第三计算板node2中第三开关组与第一计算板node0的连接情况、第四计算板node3中的第三开关组与第一计算板node0及第三计算板node2的连接情况而使得第一计算板node0与第二计算板node1形成一个二分区，且使得第一计算板node0中的pch所输出的pmsync和pmsync_clk这一对pmsync信号能够通过第一计算板node0内部的第一扩展器buffer1输出到第一计算板node0中的两个cpu中，且使得第一计算板node0中的pch所输出的pmsync和pmsync_clk这一对pmsync信号能够通过第一计算板node0中的第一扩展器buffer1及第二计算板node1中的第三开关组及第二开关组输出到第二计算板node1中的两个cpu中，另外，通过第三计算板node2中pch的在位情况及其三个开关组的连通关系、第四计算板node3中pch的在位情况及其三个开关组的连通关系、第三计算板node2中第三开关组与第一计算板node0的连接情况、第四计算板node3中的第三开关组与第三计算板node2的连接情况而使得第三计算板node2与第四计算板node3形成一个二分区，且使得第三计算板node2中的pch所输出的pmsync和pmsync_clk这一对pmsync信号能够通过第三计算板node2中的第一扩展器buffer1输出到第三计算板node2中的两个cpu中，并使得第三计算板node2中的pch所输出的pmsync和pmsync_clk这一对pmsync信号能够通过第三计算板node2中的第一扩展器buffer1及第四计算板node3中的第三开关组及第二开关组输出到第四计算板node3中的两个cpu中。当目标分区指令为单分区指令时，第一计算板node0中的pch在位，第一计算板node0中的第一开关组的第二端与第三端相连通，第一计算板node0中的第二开关组中的第二端与第三端相连通，第一计算板node0中的第三开关组的第三端与第一端相连通，第二计算板node1中的pch、第三计算板node2中的pch及第四计算板node3中的pch均不在位，第二计算板node1中的第一开关组的第二端与第三端断开、第三计算板node2中的第一开关组的第二端与第三端断开且第四计算板node3中的第一开关组的第二端与第三端断开，第二计算板node1中的第二开关组的第二端与第三端相连通、第三计算板node2中的第二开关组的第二端与第三端相连通且第四计算板node3中的第二开关组的第二端与第三端相连通，第二计算板node1中的第三开关组的第三端与第一端相连通、第三计算板node2中的第三开关组的第三端与第一端相连通且第四计算板node3中的第三开关组的第三端与第一端相连通，以使第一计算板node0、第二计算板node1、第三计算板node2及第四计算板node3形成单分区，并使第一计算板node0中的pch所输出的pmsync和pmsync_clk这一对pmsync信号能够通过第一计算板node0中的第一扩展器buffer1输出到第一计算板node0中的两个cpu中，并通过第一计算板node0中的第一扩展器buffer1及第二计算板node1中的第三开关组及第二开关组输出到第二计算板node1中的两个cpu中，且使第一计算板node0中的pch所输出的pmsync2和pmsync_clk2这一对pmsync信号能够通过第一计算板node0中的第二扩展器buffer2及第三计算板node2中的第三开关组及第二开关组输出到第三计算板node2中的两个cpu中，并通过第一计算板node0中的第二扩展器buffer2及第四计算板node3中的第三开关组及第二开关组输出到第四计算板node3中的两个cpu中。本申请实施例提供的一种多路服务器，第一开关组可以包括第一模拟开关sw1、第二模拟开关sw2，第一模拟开关sw1的第一端及第二模拟开关sw2的第一端作为第一开关组的第一端，第一模拟开关sw1的第二端及第二模拟开关sw2的第二端作为第一开关组的第二端，且第一模拟开关sw1的第二端与第一扩展器buffer1的第一输出端相连、第二模拟开关sw2的第二端与第一扩展器buffer1的第二输出端相连，第一模拟开关sw1的第三端及第二模拟开关sw2的第三端作为第一开关组的第三端，且第一模拟开关sw1的第三端与其所在计算板中的第一个cpu相连、第二模拟开关sw2的第三端与其所在计算板中的第二个cpu相连。考虑到每个计算板中包含有两个cpu，则第一开关组具体可以包括第一模拟开关sw1和第二模拟开关sw2这两个开关，且第一模拟开关sw1与第一个cpu及第一扩展器buffer1的第一输出端相连，第二模拟开关sw2与第二个cpu及第一扩展器buffer1的第二输出端相连，且第一模拟开关sw1的第一端(即图4中的oe端)及第二模拟开关sw2的第一端均可以用于接收目标分区指令(具体接收目标分区指令中的pch_bd_presence信号)，且这两个模拟开关的第一端在0电平(低电平)时，对应的第二端(即图4中的a端)及第三端(即图3中的b端)断开(也即对应的a通道和b通道断开)，第一端为1电平(高电平)时，对应的第二端及第三端相连通(也即对应的a通道和b通道连通)。具体参见表1，其示出了四个计算板中的第一模拟开关sw1和第二模拟开关sw2的电平值：表1四个计算板中的第一模拟开关sw1和第二模拟开关sw2的电平值node0node1node2node3单分区1000二分区1010四分区1111另外，当目标分区指令中的pch_bd_presence信号为0时，pch不在位，当目标分区指令中的pch_bd_presence信号为1时，pch在位。本申请实施例提供的一种多路服务器，第二开关组可以包括第三模拟开关sw3、第四模拟开关sw4，第三模拟开关sw3的第一端及第四模拟开关sw4的第一端作为第二开关组的第一端，第三模拟开关sw3的第二端及第四模拟开关sw4的第二端作为第二开关组的第二端，且第三模拟开关sw3的第二端与其所在计算板中的第二个cpu相连、第四模拟开关sw4的第二端与其所在计算板中的第一个cpu相连，第三模拟开关sw3的第三端及第四模拟开关sw4的第三端作为第二开关组的第三端。在本申请所提供的多路服务器中，第二开关组可以包括第三模拟开关sw3和第四模拟开关sw4这两个模拟开关，且在各计算板中，第三模拟开关sw3的第一端及第四模拟开关sw4的第一端用于接收目标分区指令(具体接收目标分区指令中的2s_mode信号)，第三模拟开关sw3的第二端与其所在计算板中的第二个cpu相连，第三模拟开关sw3的第三端与其所在计算板中的第三开关组的第一端相连，第四模拟开关sw4的第二端与其所在计算板中的第一个cpu相连，第四模拟开关sw4的第三端与其所在计算板中的第三开关组的第一端相连，且第三模拟开关sw3和第四模拟开关sw4的导通方式与第一模拟开关sw1和第二模拟开关sw2类似，均为第一端低电平时第二端和第三端断开，第一端高电平时第二端和第三端连通。需要说明的是，2s_mode信号为四分区控制信号，低有效，具体地，2s_mode信号为0时，是四分区指令，2s_mode信号为1时，是非四分区指令。本申请实施例提供的一种多路服务器，第三开关组可以包括第一多路复用器mux1、第二多路复用器mux2，第一多路复用器mux1的第一端及第二多路复用器mux2的第一端作为第三开关组的第一端，且第一多路复用器mux1的第一端与其所在计算板中的第四模拟开关sw4的第三端相连、第二多路复用器mux2的第一端与其所在计算板中的第三模拟开关sw3的第三端相连，第一多路复用器mux1的第二端及第二多路复用器mux2的第二端作为第三开关组的第二端，第一多路复用器mux1的第三端及第二多路复用器mux2的第三端作为第三开关组的第三端，第一多路复用器mux1的第四端及第二多路复用器mux2的第四端作为第三开关组的第四端；第二计算板node1中的第一多路复用器mux1的第三端、第四端与第一计算板node0中的第一扩展器buffer1的第三输出端相连，第二计算板node1中的第二多路复用器mux2的第三端、第四端与第一计算板node0中的第一扩展器buffer1的第四输出端相连；第三计算板node2中的第一多路复用器mux1的第三端与第一计算板node0中的第二扩展器buffer2的第一输出端相连，第三计算板node2中的第二多路复用器mux2中的第三端与第一计算板node0中的第二扩展器buffer2的第二输出端相连；第四计算板node3中的第一多路复用器mux1的第三端与第一计算板node0中第二扩展器buffer2的第三输出端相连，第四计算板node3中的第一多路复用器mux1的第四端与第三计算板node2中的第一扩展器buffer1的第三端输出端相连，第四计算板node3中的第二多路复用器mux2的第三端与第一计算板node0中第二扩展器buffer2的第四输出端相连，第四计算板node3中的第二多路复用器mux2的第四端与第三计算板node2中第二扩展器buffer2的第四输出端相连。在本申请所提供的多路服务器中，第三开关组可以包括第一多路复用器mux1和第二多路复用器mux2，且第一多路复用器mux1和第二多路复用器mux2均为1:2的mux芯片，通过第二端(即图4中的s(选通)端接收到的信号)来控制其第一端(即图4中的a)是与其第三端(即图4中的b1)相连还是与其第四端(即图4中的b0)相连，且当多路复用器的第二端为0电平(低电平)时，第一端与第四端相连，当第二端为1电平(高电平)时，第一端与第三端相连。其中，第一多路复用器mux1的第二端及第二多路复用器mux2的第二端均可以用于接收目标分区指令(具体接收目标分区指令中的4s_mode信号)，其中，4s_mode信号为二分区控制信号，低有效，具体地，4s_mode信号为0时，是二分区指令，4s_mode信号为1时，是非二分区指令。结合上述的2s_mode信号，则具体可以参见表2，其示出了2s_mode信号和4s_mode信号的电平值：表22s_mode信号和4s_mode信号的电平值单分区二分区四分区2s_mode1104s_mode101结合第一开关组以及第三开关组均对应包含两个器件，则第一扩展器buffer1及第二扩展器buffer2均可以包括4个输出端，具体如图4所示的q0-q3这四个输出端，其中，q0为其第一输出端，q1为其第二输出端，q2为其第三输出端，q3为其第四输出端，也即可以通过扩展器(即图4中的buffer)将pmsync/pmsync_clk信号扩展成4个输出，通过两个扩展器可以扩展出8组pmsync/pmsync_clk信号。结合上述信号电平值及器件间的关系可对四分区、二分区及单分区进行如下详细介绍：(1)四分区四分区时，第一计算板node0、第二计算板node1、第三计算板node2、第四计算板node3是四个独立的计算节点。以第一计算板node0为例，此时，2s_mode是0电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均不通，pch_bd_presence为1电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道均通，此时pch通过第一扩展器buffer1的q0通道和q1通道给第一个cpu和第二个cpu提供pmsync信号通路。其余三个计算板与第一计算板node0的过程类似，在此不再赘述。(2)二分区二分区时，第一计算板node0和第二计算板node1组成一个4路服务器，第三计算板node2和第四计算板node3组成一个4路服务器。在第一计算板node0上，2s_mode是1电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均导通，但是跟背板5是断开的。pch_bd_presence为1电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道均导通。4s_mode是0电平，第一多路复用器mux1和第二多路复用器mux2的a和b0通道导通。pch通过第一扩展器buffer1的q0和q1通道给第一个cpu和第二个cpu提供pmsync信号通路。在第二计算板node1上，2s_mode是1电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均导通。pch_bd_presence为0电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道均断开。4s_mode是0电平，第一多路复用器mux1和第二多路复用器mux2的a和b0通道导通。此时，来自第一计算板node0的第一扩展器buffer1的q2通道的pmsync信号通过第二计算板node1中第一多路复用器mux1的b0-a，然后经过第四模拟开关sw4到第二计算板node1中的第一个cpu，来自第一计算板node0的第一扩展器buffer1的q3通道的pmsync信号通过第二计算板node1中第二多路复用器mux2的b0-a，然后经过第三模拟开关sw3到第二计算板node1中的第二个cpu。在第三计算板node2中，2s_mode是1电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均导通。pch_bd_presence为1电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道均导通。4s_mode是0电平，第一多路复用器mux1和第二多路复用器mux2的a和b0通道导通，但是跟背板5是断开的。pch通过第一扩展器buffer1的q0和q1通道给第一个cpu和第二个cpu提供pmsync信号通路。在第四计算板node3中，2s_mode是1电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均导通。pch_bd_presence为0电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道均断开。4s_mode是0电平，第一多路复用器mux1和第二多路复用器mux2的a和b0通道导通。此时，来自第三计算板node2的第一扩展器buffer1的q2通道的pmsync信号通过第四计算板node3中第一多路复用器mux1的b0-a，然后经过第四模拟开关sw4来到第一个cpu，来自第三计算板node2的第一扩展器buffer1的q3通道的pmsync信号通过第四计算板node3中第二多路复用器mux2的b0-a，然后经过第三模拟开关sw3到第二个cpu。(3)单分区单分区时，第一计算板node0、第二计算板node1、第三计算板node2及第四计算板node3组成一个8路的系统。在第一计算板node0上，2s_mode是1电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均导通，但是跟背板5是断开的。pch_bd_presence为1电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道均导通。4s_mode是1电平，第一多路复用器mux1和第二多路复用器mux2的a和b1通道导通。pch通过第一扩展器buffer1的q0通道和q1通道给第一个cpu和第二个cpu提供pmsync信号通路。在第二计算板node1上，2s_mode是1电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均导通。pch_bd_presence为0电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道均断开。4s_mode是1电平，第一多路复用器mux1和第二多路复用器mux2的a和b1通道导通。此时，来自第一计算板node0的第一扩展器buffer1的q2通道的pmsync信号通过第二计算板node1中第一多路复用器mux1的b1-a，然后经过第四模拟开关sw4到第一个cpu，来自第一计算板node0的第一扩展器buffer1的q3通道的pmsync信号通过第二多路复用器mux2的b1-a，然后经过第三模拟开关sw3到第二个cpu。在第三个计算板上，2s_mode是1电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均导通。pch_bd_presence为0电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道均断开。4s_mode是1电平，第一多路复用器mux1和第二多路复用器mux2的a和b1通道导通。此时，来自第一计算板node0的第二扩展器buffer2的q0通道的pmsync信号通过第三计算板node2中第一多路复用器mux1的b1-a，然后经过第四模拟开关sw4到第一个cpu，来自第一计算板node0的第二扩展器buffer2的q1通道的pmsync信号通过第三计算板node2中第二多路复用器mux2的b1-a，然后经过第三模拟开关sw3到第二个cpu。在第四计算板node3上，2s_mode是1电平，第三模拟开关sw3和第四模拟开关sw4的a、b通道均导通。pch_bd_presence为0电平，第一模拟开关sw1和第二模拟开关sw2的a、b通道。4s_mode是1电平，第一多路复用器mux1和第二多路复用器mux2的a和b1通道导通。此时，来自第一计算板node0的第二扩展器buffer2的q2通道的pmsync信号通过第四计算板node3中第一多路复用器mux1的b1-a，然后经过第四模拟开关sw4到第一个cpu，来自第一计算板node0的第二扩展器buffer2的q3通道的pmsync信号通过第四计算板node3中第二多路复用器mux2的b1-a，然后经过第三模拟开关sw3到第二个cpu。综上，第一计算板node0的pch给8个cpu提供了pmsync信号通路。本申请实施例提供的一种多路服务器，背板5通过高速连接器与各计算板相连。在本申请中，用于互联四个计算板的pmsync信号的背板5可以通过高速连接器与各计算板相连。本申请实施例还提供了一种多路服务器信号互联系统，可以包括上述任一种多路服务器、与多路服务器中各计算板中的pch及开关模块7相连的控制器，控制器用于输出目标分区指令。本申请还提供了一种多路服务器信号互联系统，该系统不仅可以包括上述任一种多路服务器，还可以包括控制器，该控制器可以与多路服务器中各计算板中的pch及开关模块7相连，以用于输出目标分区指令，从而使得多路服务器形成相应的分区。需要说明的是，本申请所提供的一种多路服务器信号互联系统中相关部分的说明具体可以参见上述对应部分的详细说明，在此不再赘述。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。当前第1页12