OTP存储器以及包括该OTP存储器的存储设备的制作方法

otp存储器以及包括该otp存储器的存储设备
1.相关申请的交叉引用
2.本技术要求于2020年5月20日在韩国知识产权局提交的韩国专利申请no.10
‑
2020
‑
0060624的权益，其全部公开内容通过引用合并于此。
技术领域
3.本发明构思涉及一次性可编程(otp)存储器，并且更具体地，涉及通过控制输入到otp单元阵列的信号来控制对存储在存储器中的数据的访问的设备。


背景技术：

4.otp存储器可以将数据存储在均可以具有未编程状态或已编程状态的多个otp单元中。即使切断电源，otp单元也不会丢失已编程的数据，并且已编程的otp单元不能被重新编程，即不可逆。例如，otp单元可以包括熔丝或反熔丝，并且可以被电编程。otp存储器用于在各种应用中存储信息。


技术实现要素：

5.本发明构思提供了一次性可编程(otp)存储器和otp存储器控制设备，以提高存储在存储器中的数据的安全性。
6.根据本发明构思的一方面，提供了一种otp存储器，包括：otp单元阵列，所述otp单元阵列包括多个otp单元并被配置为将otp密钥值存储在布置在多条字线和多条位线的交点处的所述多个otp单元中；以及控制电路，所述控制电路被配置为在第一节点处接收擦除指示信号，并且响应于所述擦除指示信号具有第一逻辑电平，通过将所述多个otp单元编程为相同的otp密钥值来擦除所有的所述otp密钥值。
7.根据本发明构思的另一方面，提供了一种存储设备，包括：otp存储器，所述otp存储器包括多个otp单元并且被配置为将otp密钥值存储在所述多个otp单元中；擦除指示电路，所述擦除指示电路可拆卸地安装在所述存储设备上并连接到所述otp存储器的第一节点；以及控制器，所述控制器被配置为通过使用所述otp密钥值对存储在所述存储设备中的数据进行加密。所述otp存储器被配置为，当所述擦除指示电路从所述存储设备移除时，在所述第一节点处接收具有第一逻辑电平的擦除指示信号，并且响应于具有所述第一逻辑电平的所述擦除指示信号，通过将所述多个otp单元编程为相同的otp密钥值来永久擦除存储在所述多个otp单元中的所有的所述otp密钥值。所述otp存储器被配置为，当所述擦除指示电路安装在所述存储设备上时，通过所述擦除指示电路在所述第一节点处接收具有与所述第一逻辑电平相反的第二逻辑电平的所述擦除指示信号，并且响应于具有所述第二逻辑电平的所述擦除指示信号，将所述多个otp单元中的目标otp单元编程为otp密钥值。
8.根据本发明构思的另一方面，提供了一种存储设备，包括：otp存储器，所述otp存储器包括多个otp单元并且被配置为将otp密钥值存储在所述多个otp单元中；擦除指示电路，所述擦除指示电路可拆卸地安装在所述存储设备上并连接到所述otp存储器的第一节
点；以及非易失性存储器，所述非易失性存储器被配置为存储通过使用otp密钥值而被加密的数据。所述otp存储器被配置为，当所述擦除指示电路安装在所述存储设备上时，通过所述擦除指示电路在所述第一节点处接收擦除指示信号，并且响应于所述擦除指示信号具有第一逻辑电平，通过将所述多个otp单元编程为相同的otp密钥值来永久擦除所有的所述otp密钥值。所述otp存储器被配置为，当所述擦除指示电路从所述存储设备移除时，在所述第一节点处接收具有与所述第一逻辑电平相反的第二逻辑电平的所述擦除指示信号，并且响应于具有所述第二逻辑电平的所述擦除指示信号，将所述多个otp单元中的目标otp单元编程为otp密钥值。
附图说明
9.通过以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
10.图1是根据实施例的一次性可编程(otp)存储器的框图；
11.图2是根据实施例的otp单元阵列的视图；
12.图3是根据实施例的otp单元的电路图；
13.图4是根据实施例的电源连接到otp单元阵列的存储设备的壳体的视图；
14.图5是根据实施例的电源连接到otp单元阵列的电路图；
15.图6是根据实施例的电源与otp单元阵列断开的存储设备的壳体的视图；
16.图7是根据实施例的电源与otp单元阵列断开的电路图；
17.图8是根据实施例的otp密钥值被显示为已擦除的存储设备的壳体的视图；
18.图9是根据实施例的otp密钥值被显示为已擦除的电路图；
19.图10至图15是示出根据示例实施例的存储设备的壳体和电路图的视图；
20.图16是根据实施例的示出用于对otp密钥值进行编程的控制信号的输入/输出的otp存储器；
21.图17是示出根据实施例的用于读取otp密钥值的控制信号的输入/输出的otp存储器；
22.图18是示出根据实施例的otp存储器的电路图；
23.图19是示出根据实施例的当otp存储器执行将otp密钥值编程在第一otp单元中的编程操作时输入到图18所示的otp存储器的控制电路的信号的定时图；
24.图20是示出根据实施例的当otp存储器执行编程操作时输入到图18所示的otp存储器的otp单元阵列的信号的定时图；
25.图21是示出根据实施例的当otp存储器执行擦除otp密钥值的擦除操作时输入到图18所示的otp存储器的控制电路的信号的定时图；
26.图22是示出根据实施例的当otp存储器执行擦除操作时输入到图18所示的otp存储器的otp单元阵列的信号的定时图；以及
27.图23是根据实施例的使用e
‑
fuse擦除otp密钥值的电路图。
具体实施方式
28.在下文中，将参照附图详细描述本发明构思的实施例。
29.图1是示意性示出根据实施例的包括一次性可编程(otp)存储器100的存储设备10
的框图。
30.otp存储器100可以被实现并被封装为作为独立存储装置的单个芯片，或者可以与其他电路(例如，存储器和处理核)一起被实现并被封装为单个芯片(例如，片上系统(soc))。另外，可以通过将otp存储器100作为一个壳体嵌入在存储有加密数据的存储装置150中来封装otp存储器100。即，根据图1的实施例的每个组件仅根据功能分类，而物理边界不限于此。
31.如图1所示，根据实施例的otp存储器100可以包括otp单元阵列110和控制电路120，并且可以连接到外部电力装置140和存储有加密数据的存储装置150。otp单元阵列110可以包括布置成多个行和多个列的多个otp单元，并且可以根据位线信号的值和字线信号的值至少临时存储数据“1”或数据“0”作为otp密钥值。例如，otp单元阵列110可以包括与第一位线至第m位线(m是2或更大的自然数)和第一字线至第n字线(n是2或更大的自然数)相对应的m
×
n个otp单元的阵列。例如，根据施加到第一位线和第一字线的信号，与otp单元阵列110的第一位线和第一字线相对应的otp单元可以存储数据“0”或数据“1”。然而，在otp单元中存储特定值不限于此，并且当将某一值输入到位线和字线以将特定值编程在otp单元中时，控制电路120可以将特定值编程到otp单元中。
32.根据实施例的otp存储器100的控制电路120可以接收与位线信号和字线信号有关的信号，并将该信号发送到otp单元阵列110的位线和字线。控制电路120可以包括如下逻辑门：该逻辑门接收多个信号值并且输出位线信号和字线信号中的至少一者。例如，控制电路120可以包括如下逻辑门：该逻辑门根据指示是否擦除otp单元的otp密钥值的擦除指示信号来确定位线信号和字线信号中的至少一者的值。
33.根据实施例的存储设备10还可以包括擦除状态显示电路130，其显示是否已经擦除了otp单元阵列110的所有otp密钥值。当otp密钥值未被擦除时，可以以第一状态显示擦除状态显示电路130。例如，当所有otp密钥值被擦除时，可以以与第一状态相反的第二状态显示擦除状态显示电路130。例如，第一状态可以是暴露于壳体外部的熔丝被连接的状态，而第二状态可以是熔丝被断开或被切断的状态。然而，第一状态和第二状态不限于此，并且当擦除指示信号基于参考值从高逻辑电平变为低逻辑电平并且从电力装置140施加特定电压时，壳体外部的能够显示otp密钥值已被擦除的器件可以被包括。
34.根据实施例，otp存储器100可以连接到电力装置140和存储装置150中的至少一者。电力装置140可以提供用于操作otp存储器100的电力。例如，电力装置140可以提供用于向otp存储器100连续提供擦除指示信号的电力，以及用于向otp单元阵列110的位线和字线发送信号的电力。电力装置140可以向otp存储器100连续提供高逻辑电平信号作为电力，以便不擦除并且保持存储在otp存储器100中的otp密钥值。
35.存储装置150可以包括控制器151和多个存储单元152。控制器151可以分配用于存储输入数据的存储单元，并且多个存储单元152可以存储加密数据。例如，存储单元152可以包括诸如动态随机存取存储器(dram)、静态ram、移动dram、双倍数据速率同步dram(ddr sdram)、低功率ddr(lpddr)sdram、图形ddr(gddr)sdram或rambus dram(rdram)的易失性存储单元。另一方面，存储单元152可以被实现为诸如电可擦除可编程只读存储器(eeprom)、闪存、相变随机存取存储器(pram)、电阻随机存取存储器(rram)、纳米浮栅存储器(nfgm)、聚合物随机存取存储器(poram)、磁随机存取存储器(mram)或铁电随机存取存储器(fram)
的非易失性存储器(nvm)。存储在存储单元152中的数据可以是通过媒体加密密钥加密后的数据，并且根据实施例，媒体加密密钥可以包含在存储单元152中。另外，因为媒体加密密钥可以是通过第一密钥(该第一密钥为存储在otp单元阵列110中的otp密钥值)被加密的密钥，因此，为了对存储在存储装置150中的数据进行读取或编程，otp密钥值需要被存储而不被擦除。
36.根据实施例，存储在存储单元152中的数据可以是基于otp密钥值的加密数据，并且可以通过otp存储器100中包括的加密模块来加密。然而，加密模块不限于此，而是，加密模块被包括在存储装置150中，使得存储装置150可以基于从otp单元阵列110发送的otp密钥值来对数据进行加密。
37.根据实施例的存储设备可以包括可拆卸的擦除指示电路，并且当安装了擦除指示电路时，取决于otp单元阵列中被编程的状态，otp存储器可以输出otp值以对数据进行加密和解密，并且当移除擦除指示电路时，可以改变至少一些单元的otp值。例如，otp存储器可以将所有单元的otp值设置为相同的值。
38.图2是根据实施例的otp单元阵列210的视图。
39.otp单元阵列210可以作为独立的存储装置被实现并被封装为一个安全芯片，或者可以与诸如存储器或处理核的其他电路一起被实现并被封装为一个芯片。otp单元阵列210可以包括布置为多个行和多个列的多个otp单元。多个otp单元可以连接到多条字线wl1至wln和多条位线bl1至blm，并且可以布置在多条字线wl1至wln与多条位线bl1至blm的交点处。在图2中，多条字线wl1至wln均被示为单条线，但是在实施例中，多条字线wl1至wln中的每条字线可以包括连接到相同otp单元211的两条或更多条线。例如，编程字线和读取字线这两条线可以连接到一个单元。
40.otp单元211可以具有未编程状态或已编程状态，并且编程数据可以根据otp单元211的状态来确定。例如，当高电流施加到otp单元211时，otp单元211中包括的高电阻氧化物膜被破坏，并且高电阻氧化物膜被破坏的otp单元211可以被读取为已编程状态。在下文中，描述了otp单元211具有一种编程状态，未编程的otp单元211存储与数据“0”相对应的电荷，而已编程的otp单元211存储与数据“1”相对应的电荷。然而，将理解的是，本发明构思不限于此。
41.图3是根据实施例的otp单元211的电路图。
42.otp单元阵列可以包括多个otp单元，同一行的otp单元可以共享同一条字线，并且同一列的otp单元可以共享同一条位线。然而，本发明构思不限于此，并且同一行的otp单元211可以共享多条线。如在图3的实施例中，同一行的otp单元211可以共享相同的编程字线wlp和相同的读取字线wlr。
43.参照图3，otp单元211可以包括编程晶体管tr0和读取晶体管tr1。编程晶体管tr0是一种反熔丝器件，并且可以根据编程晶体管tr0的栅极与源极/漏极之间的电压差来改变导电状态。反熔丝器件是能够从非导电状态改变为导电状态的结构，并且可以响应于诸如编程电压或电流的电应力而将高电阻状态改变为低电阻状态。可以以几到几十μs的脉冲的形式施加编程电压。这样的反熔丝器件可以简单地实现为电容器结构，或者可以如本实施例那样实现为晶体管结构。
44.编程字线wlp可以连接到编程晶体管tr0的栅极。编程晶体管tr0的第一源极/漏极
可以连接到读取晶体管tr1的第一源极/漏极，并且编程晶体管tr0的第二源极/漏极可以浮置。读取晶体管tr1的栅极可以连接到读取字线wlr，并且读取晶体管tr1的第二源极/漏极可以连接到位线bl。在编程操作中，读取晶体管tr1执行开关功能，并且当通过读取字线wlr将工作电压施加到读取晶体管tr1的栅极时，读取晶体管tr1可以导通。
45.在编程电压通过编程字线wlp施加到编程晶体管tr0的栅极之前，可以通过栅极氧化物膜维持编程晶体管tr0的栅极和第一源极/漏极之间的高电阻状态。在这种情况下，在读取操作中，特定电压分别施加到编程晶体管tr0的栅极和位线bl，并且工作电压施加到读取晶体管tr1的栅极，很小的电流或没有电流可以流过位线bl。在这种情况下，otp单元211可以存储例如数据“0”。
46.当通过编程字线wlp将高电压(即，编程电压)施加到编程晶体管tr0的栅极时，编程晶体管tr0的栅极氧化物膜会被击穿，从而可以在编程晶体管tr0的栅极与第一源极/漏极之间形成电流路径。因此，编程晶体管tr0的栅极与第一源极/漏极之间的高电阻状态可以转变为低电阻状态。这样，当编程晶体管tr0处于低电阻状态时，在读取操作中，将特定电压分别施加到编程晶体管tr0的栅极和位线bl，并且将工作电压施加到读取晶体管tr1的栅极，流过位线bl的电流可以相对大。例如，在编程操作中施加到编程晶体管tr0的栅极的编程电压可以等于或高于在读取操作中施加到编程晶体管tr0的栅极的特定电压。当编程晶体管tr0处于低电阻状态时，otp单元211可以存储例如数据“1”。
47.图4是根据实施例的电源连接到otp单元阵列的存储设备400的壳体的视图。
48.根据图4的实施例，存储设备400可以包括安全芯片410，并且安全芯片410可以包括能够对otp密钥值进行编程和存储以及读取所存储的otp密钥值的otp存储器。根据实施例，安全芯片410可以包括加密模块，并且可以基于存储在otp存储器中的otp密钥值来对数据进行加密。
49.存储设备400可以包括存储装置和存储有在一个封装件中加密的数据的otp存储器，但是不限于此，并且存储装置可以被提供为与存储设备400分开的封装件。当存储装置和otp存储器以与存储设备400分开封装被配置时，存储设备400可以包括能够发送和接收数据的通信器，以便对要存储在存储装置中的数据进行加密并且对存储在存储装置中的数据进行解密。
50.根据实施例的存储设备400的擦除指示电路450和擦除状态显示电路440的至少一部分可以暴露在存储设备400的壳体的外部。擦除指示电路450可以可拆卸地安装在存储设备400上，并且当安装了擦除指示电路450时，电源430可以连接到otp存储器以向otp存储器提供擦除指示信号。擦除指示电路未示出在壳体的外部，但是还可以包括用于确定擦除指示信号的电阻器和根据擦除指示电路的连接和拆卸状态与其连接的电路线。因此，即使移除了暴露在壳体外部的擦除指示电路，电阻器和电路线的构造也可以保留在存储设备400中。
51.擦除指示电路450可以包括开关，并且可以根据擦除指示电路450是与存储设备400连接还是从存储设备400拆卸来确定开关导通/断开(on/off)。根据实施例的开关被配置为根据擦除指示电路的连接和拆卸状态确定从电源流出的电流，并且可以改变一次on/off状态。例如，当移除安装在存储设备上的擦除指示电路时，擦除指示电路无法再次安装在存储设备上，并且擦除指示电路的开关可以从on状态改变为off状态。
52.擦除指示电路450的开关可以根据on/off状态来确定是否从电源430向安全芯片410提供擦除指示信号。例如，当开关被导通时，供电的电源430和安全芯片410的控制电路可以彼此连接，并且控制电路可以接收具有高逻辑电平的擦除指示信号。开关可以包括粘合剂材料451和金属导线，该粘合剂材料451通过外力可拆卸地附接到壳体的外部。当粘合剂材料451粘合到壳体的外部时，由于金属导线位于电源430与控制电路之间，因此擦除指示信号可以被发送到控制电路。例如，诸如贴纸或透明胶带的粘合剂材料451可以被配置为可拆卸地附接到存储设备400的壳体的外部，并且擦除指示电路450可以耦接到要提供的粘合剂材料451。当擦除指示电路450与粘合剂材料451一起附接到存储设备400的壳体时，擦除指示电路450可以连接到其余电路，并且因为电源430和控制电路被导通，所以控制电路可以接收具有高逻辑电平的擦除指示信号。尽管已经将可拆卸的擦除指示电路450描述为附接到粘合剂材料451的配置，但是擦除指示电路450不限于此，并且可以包括如下所有实施例：擦除指示电路450与存储设备400的壳体可拆卸并且依据擦除指示电路450是否被拆卸来控制导线连接状态。
53.根据实施例的擦除状态显示电路440可以从电源430接收信号，该电源连接到擦除指示电路并供电。擦除状态显示电路440可以基于从供电的电源430接收的信号来显示otp密钥值是否已被擦除。例如，当擦除状态显示电路440连接到供电的电源430并接收高逻辑电平信号时，擦除状态显示电路440可以指示otp密钥值未被擦除。
54.图5是根据实施例的第一电源540连接到otp单元阵列510的电路图。电源540可以对应于图4中的电源430。
55.根据图5的实施例的电路图示出了图4的存储设备的电流流动，并且可以指示通过将擦除指示电路安装在存储设备的壳体的外部来导通开关550。
56.根据实施例的擦除指示电路可以包括连接在第一电源540与otp存储器的第一节点nl之间的开关550。根据图4的实施例，擦除指示电路的开关550可以暴露于存储设备壳体的外部以确定附接状态或拆卸状态。存储设备400可以包括连接在第一节点n1与地560之间的电阻器561，并且电阻器561可以布置在壳体内部。例如，电阻器561可以布置在开关与安全芯片之间而不被暴露，但是不限于此，并且可以被包括在安全芯片中。根据实施例的擦除指示电路被表示为开关550，但是可以指根据用户选择来确定导线的连接状态的所有配置。
57.开关550的一端可以连接到向otp存储器供电的第一电源540，并且开关550的另一端可以与电阻器561、控制电路520和擦除状态显示电路并联连接。因此，当开关550导通(例如，开关550已经安装在存储设备400上)时，第一电源540可以向控制电路520和擦除状态显示电路发送具有高逻辑电平的信号。在下文中，第一节点n1的信号可以被称为擦除指示信号。控制电路520可以向otp单元阵列510发送具有高逻辑电平的擦除指示信号。
58.根据实施例的擦除状态显示电路可以包括熔丝530和pmos晶体管531，pmos晶体管531的栅极连接到擦除指示电路，源极连接到第二电源541，并且漏极连接到暴露在存储设备的壳体外部的熔丝530。因为擦除指示电路的开关550被导通并且具有高逻辑电平的擦除指示信号被输入到pmos晶体管531的栅极，所以pmos晶体管531被断开，并且没有电流流过熔丝530。
59.图6是根据实施例的电源与otp单元阵列断开的存储设备600的壳体的视图。
60.可以通过外力从存储设备600移除可拆卸地安装在存储设备600上的擦除指示电
路650，并且当移除擦除指示电路650时，包括otp存储器的安全芯片610和擦除状态显示电路640与电源630断开，因此电源630无法向安全芯片610和擦除状态显示电路640发送擦除指示信号。例如，擦除指示电路650可以包括粘合剂材料和金属导线，该粘合剂材料通过外力可拆卸地附接到壳体的外部，并且金属导线可以附接到粘合剂材料。当用户移除粘合剂材料以擦除otp密钥值时，附接到粘合剂材料的金属导线也从存储设备600的壳体移除，并且擦除指示电路650断开，从而控制电路和擦除状态显示电路640不能从电源630接收具有高逻辑电平的擦除指示信号。
61.图7是根据实施例的第一电源740与otp单元阵列710断开的电路图。第一电源740可以对应于图6中的电源630。
62.根据图7的实施例的电路图示出了图6的存储设备600的电流流动，并且可以指示从存储设备的壳体移除了擦除指示电路并且开关750断开。
63.开关750的一端可以连接到第一电源740，并且开关750的另一端可以与电阻器761、控制电路720和擦除状态显示电路并联连接，该电阻器761连接在otp存储器的第一节点n1与地760之间。因此，当开关750断开(例如，开关750已经从存储设备600移除)时，第一电源740不能向第一节点n1发送具有高逻辑电平的擦除指示信号，并且因为控制电路720与电阻器761并联连接，所以输入到控制电路720的擦除指示信号具有低逻辑电平。例如，可以通过擦除指示电路被附接还是被拆卸来确定输入到控制电路720的擦除指示信号。控制电路720可以向otp单元阵列710发送具有低逻辑电平的擦除指示信号，将otp单元阵列710中的所有otp密钥值编程为相同的值，从而擦除otp密钥值。
64.因为擦除状态显示电路的pmos晶体管731接收具有低逻辑电平的擦除指示信号作为门值，所以pmos晶体管731导通并且可以根据连接到pmos晶体管731的源极的第二电源741的状态确定流过熔丝730的电流的状态。例如，当pmos晶体管731导通并且第二电源741的电压电平等于或大于阈值时，熔丝730可以被切断或被熔断。
65.连接到擦除指示电路以向otp存储器供电的第一电源740和连接到pmos晶体管731的源极的第二电源741可以是相同的电源，但是可以是不同的电源。当第一电源740和第二电源741被配置为相同的电源时，当pmos晶体管731导通时，电流可以立即流过熔丝730。然而，当第一电源740和第二电源741被配置为单独的电源时，即使pmos晶体管731导通，也根据连接到pmos晶体管731的源极的第二电源741的状态来确定电流是否流过熔丝730。相应地，第二电源741的状态可以根据电流是否流过暴露在壳体外部的熔丝而被显示在壳体外部并且熔丝被切断。
66.例如，当具有低逻辑电平的擦除指示信号被输入到控制电路720时，控制电路720可以永久地擦除otp单元阵列710的otp密钥值，并且通过在擦除的同时切断擦除状态显示电路的熔丝730，存储设备可以在壳体外部指示otp密钥值已被擦除。
67.图8是根据实施例的otp密钥值被显示为已擦除的存储设备800的壳体的视图。
68.根据图8的实施例，存储设备800可以包括安全芯片810，并且安全芯片810可以包括能够对otp密钥值进行编程和存储以及读取所存储的otp密钥值的otp存储器。根据实施例，安全芯片810可以包括加密模块，并且可以基于存储在otp存储器中的otp密钥值来对数据进行加密。
69.当在擦除指示电路850被移除的同时连接到擦除状态显示电路840的第二电源(例
如，图9中的941)向擦除状态显示电路840的熔丝(例如，图9中的930)施加等于或大于阈值电流值的电流时，擦除状态显示电路840的熔丝可以被切断或被熔断。因此，可以确认当擦除指示电路850被移除时，在存储设备800的壳体中，从电源830输出的具有高逻辑电平的擦除指示信号在安全芯片810的otp存储器中变为具有低逻辑电平的擦除指示信号。而且，可以看出，当擦除状态显示电路840的熔丝被切断或被熔断时，等于或大于阈值电流值与其对应的电压值的信号被施加到存储设备800。
70.图9是根据实施例的第一电源940与otp单元阵列910断开并且otp单元阵列910的otp密钥值被显示为已擦除的电路图。第一电源940可以对应于图8中的电源830。
71.根据图9的实施例的电路图是示出了图8的存储设备的电流流动的示图，并且示出了通过由第二电源941向熔丝930施加等于或大于阈值的电流或电压来熔断熔丝930。
72.如图9所示，当开关950断开(例如，开关950已经从存储设备800移除)时，擦除状态显示电路的pmos晶体管931的栅极连接到地960，以接收具有低逻辑电平的擦除指示信号。因此，擦除状态显示电路的pmos晶体管931可以处于导通状态。在这种情况下，当擦除状态显示电路从连接到pmos晶体管931的源极的第二电源941接收等于或高于阈值电压值的电压时，等于或高于阈值电流值的电流被导向熔丝930，因此熔丝930会被切断或被熔断。
73.根据实施例的第二电源941通过擦除状态显示电路连接到控制电路920和otp单元阵列910中的至少一者，并且因此为了擦除存储在otp单元中的otp密钥值而施加到otp存储器的信号可以被提供给otp存储器的控制电路920和otp单元阵列910中的至少一者。例如，控制电路920可以包括用于产生输出到otp单元阵列910的信号的逻辑门，并且第二电源941可以是用于激活逻辑门的电源。这里，当第二电源941向控制电路920供电以激活控制电路920的逻辑门并且第一节点n1的具有低逻辑电平的擦除指示信号被输入到逻辑门时，控制电路920可以将存储在otp单元阵列910中的所有otp密钥值编程为相同的值。
74.在图6至图9中，根据实施例，用户可以通过移除擦除指示电路的位于壳体外部的部分并从第二电源向otp存储器供电来擦除otp密钥值，从而基于otp密钥值阻止对存储装置的加密数据的访问。例如，当存储设备中的电源接通时，可以通过移除擦除指示电路来擦除otp密钥值。另外，当擦除指示信号从高逻辑电平变为低逻辑电平，并且第二电源向otp存储器施加等于或大于阈值电流值或与其对应的电压值的信号时，存储设备可以向壳体的外部指示otp密钥值已被擦除。因此，可以通过在没有任何单独操作的情况下停用存储装置的加密数据来停止未授权的第三方的访问，并且可以通过不使用otp存储器来回收存储装置。另外，由于无需附加设备就可以可视地确认otp密钥值已经被擦除的信息，因此可以进一步提高数据的安全性。
75.图10至图15是示出根据示例实施例的存储设备1000的壳体和电路图的视图。
76.图6至图9可以是在移除擦除指示电路的至少一部分时来擦除otp单元阵列的otp密钥值的存储设备的示例实施例，而图12至图15可以是在安装擦除指示电路的至少一部分时来擦除otp单元阵列的otp密钥值的存储设备的示例实施例。
77.图10是示出根据实施例的电源1030和otp单元阵列彼此连接的存储设备1000的壳体的示图。
78.存储设备1000的擦除指示电路1050可以暴露在存储设备1000的壳体外部，并且擦除指示电路1050的至少一部分可以可拆卸地安装在存储设备1000上。当从存储设备1000移
除擦除指示电路1050的一部分时，可以断开电源1030与地1060之间的导线，并且电源1030可以通过从电源1030连接到安全芯片1010和擦除状态显示电路的导线，向安全芯片1010和擦除状态显示电路提供具有高逻辑电平的擦除指示信号。
79.例如，擦除指示电路1050的至少一部分可以包括附接到粘合剂材料的金属导线，并且当粘合剂材料与壳体的外部分开时，可以移除金属导线。然而，擦除指示电路1050的至少一部分的配置不限于此，并且可以包括擦除指示电路的金属导线能够可拆卸地附接到存储设备1000的任何配置。上面已经在图4的实施例中描述了根据实施例的安全芯片1010和擦除状态显示电路1040的配置，因此这里将不给出其详细描述。
80.图11是根据实施例的电源和otp单元阵列1110彼此连接的电路图。
81.根据图11的实施例的电路图示出了图10的存储设备的电流流动，并且可以指示擦除指示电路的至少一部分从存储设备的壳体移除并且开关断开。
82.根据实施例的擦除指示电路可以包括连接在地1160与otp存储器的第一节点nl之间的开关1150。存储设备1000可以包括电阻器1161，该电阻器1161通过第一节点n1连接在向控制电路1120供电的第一电源1140与otp存储器的otp单元阵列1110之间。第一电源1140可以对应于图10中的电源1030。开关1150的一端可以连接到地1160，并且开关1150的另一端可以与电阻器1161、控制电路1120和擦除状态显示电路(例如，熔丝1130和pmos晶体管1131)并联连接。因此，当开关1150断开(例如，开关1150已经从存储设备1000移除)时，第一电源1140可以通过otp存储器的第一节点n1向控制电路1120和擦除状态显示电路发送具有高逻辑电平的擦除指示信号。接收具有高逻辑电平的擦除指示信号的控制电路1120可以将由此输出的信号发送到otp单元阵列1110。
83.根据实施例的擦除状态显示电路可以包括pmos晶体管1131，该pmos晶体管1131的栅极连接到擦除指示电路，源极连接到第二电源1141，并且漏极连接到暴露在存储设备的壳体外部的熔丝1130。因为擦除指示电路的开关1150断开并且具有高逻辑电平的擦除指示信号被输入到pmos晶体管1131的栅极，所以pmos晶体管1131断开，并且没有电流流过熔丝1130。
84.图12是根据实施例的电源1230连接到地1260的存储设备1200的壳体的视图。
85.可拆卸地安装在存储设备1200上的擦除指示电路1250的至少一部分可以安装在存储设备1200上。当擦除指示电路1250的至少一部分安装在存储设备1200中时，电源1230连接到无负载的地1260，使得大部分电流流向地1260，并且因为包括otp存储器的安全芯片1210和擦除状态显示电路1240连接到地1260，所以电源1230无法向安全芯片1210和擦除状态显示电路1240发送具有高逻辑电平的擦除指示信号。例如，擦除指示电路1250可以包括粘合剂材料和金属导线，该粘合剂材料通过外力可拆卸地附接到壳体的外部。金属导线可以附接到粘合剂材料。当用户附接粘合剂材料以擦除otp密钥值时，附接到粘合剂材料的金属导线在电源1230与地1260之间导电，从而安全芯片1210的otp存储器和擦除状态显示电路1240无法从电源1230接收具有高逻辑电平的擦除指示信号，而具有与地1260相同电平的擦除指示信号。
86.图13是根据实施例的电源和地彼此连接的电路图。
87.根据图13的实施例的电路图示出了图12的存储设备1200的电流流动，其中擦除指示电路安装在存储设备的壳体上，并且因此开关1350导通。
88.开关1350的一端可以连接到地1360，并且开关1350的另一端可以与电阻器1361、控制电路1320和擦除状态显示电路并联连接。因此，当开关1350导通(例如，开关1350已经安装在存储设备1200上)时，第一电源1340无法向第一节点n1、控制电路1320和擦除状态显示电路发送具有高逻辑电平的擦除指示信号，并且因为控制电路1320与地1360并联连接，所以输入到控制电路1320的擦除指示信号具有低逻辑电平。例如，可以通过附接或拆卸擦除指示电路来确定输入到控制电路1320的擦除指示信号。接收具有低逻辑电平的擦除指示信号的控制电路1320通过将由此输出的信号发送到otp单元阵列1310，可以将存储在otp单元阵列1310中的所有otp密钥值编程为相同的值，然后擦除otp密钥值。在本文中，第一电源1340可以对应于图12中的电源1230。
89.因为擦除状态显示电路的pmos晶体管1331接收具有低逻辑电平的擦除指示信号作为门值，因此pmos晶体管1331导通并且可以根据连接到pmos晶体管1331的源极的第二电源1341的状态确定流过熔丝1330的电流的状态。
90.连接到擦除指示电路以向otp存储器供电的第一电源1340和连接到擦除状态显示电路的pmos晶体管1331的源极的第二电源1341可以是相同的电源，但可以是不同的电源。当第一电源1340和第二电源1341被配置有相同的电源时，当pmos晶体管1331导通时，电流可以立即流过熔丝1330。然而，当第一电源1340和第二电源1341被配置为单独的电源时，即使pmos晶体管1331导通，也根据第二电源1341的状态来确定电流是否流过熔丝1330，因此也可以根据电流是否流过熔丝1330，在壳体外部检查第二电源1341的状态。
91.例如，当从高逻辑电平变为低逻辑电平的擦除指示信号被输入到控制电路1320时，控制电路1320可以永久地擦除otp单元阵列1310的otp密钥值，并且同时通过切断擦除状态显示电路的熔丝1330，存储设备1200可以在壳体外部指示otp密钥值已经被擦除。
92.图14是根据实施例的otp密钥值被显示为已擦除的存储设备1400的壳体的视图。
93.当在安装了擦除指示电路1450时连接到擦除状态显示电路的第二电源向熔丝1440施加等于或大于阈值电流值的电流时，熔丝1440可以断开。因此，在安装了擦除指示电路1450的情况下，在存储设备1400的壳体中，能够确认从电源1430输出的高逻辑电平的擦除指示信号在otp存储器1410中变为低逻辑电平的擦除指示信号。而且，可以看出，当擦除状态显示电路的熔丝1440断开时，第二电源向存储设备1400施加等于或大于阈值电流值或与其对应的电压值的信号。
94.图15是根据实施例的otp密钥值被显示为已擦除的电路图。
95.根据图15的实施例的电路图是示出了图14的存储设备的电流流动的示图，并且示出了通过由第二电源1541向熔丝1530施加等于或大于阈值电流值的电流来切断熔丝1530。
96.如图13所示，当开关1550导通(例如，开关1550已经安装在存储设备1400上)时，擦除状态显示电路的pmos晶体管1531的栅极连接到地1560以通过otp存储器的第一节点n1接收具有低逻辑电平的信号。因此，pmos晶体管1531可以处于导通状态。在这种情况下，当擦除状态显示电路从连接到pmos晶体管1531的源极的第二电源1541接收等于或高于阈值电压值的电压时，等于或大于阈值电流值的电流可以被导向熔丝1530，因此熔丝1530可以被切断。
97.根据实施例的第二电源1541与擦除状态显示电路一起连接到otp存储器的控制电路1520和otp单元阵列1510中的至少一者，并且因此为了擦除存储在otp单元中的otp密钥
值而要施加的信号可以被提供给otp存储器的控制电路1520和otp单元阵列1510中的至少一者。例如，控制电路1520可以包括用于产生输出到otp单元阵列1510的信号的逻辑门，并且第二电源1541可以是用于激活逻辑门的电源。这里，当控制电路1520的逻辑门被激活并且逻辑行擦除指示信号被输入到逻辑门时，控制电路1520可以对其中所有otp密钥值已经被存储为相同值的otp单元阵列1510进行编程。
98.图16是根据实施例的示出了用于对otp密钥值进行编程的控制信号的输入/输出的otp存储器。
99.根据实施例的otp存储器1600可以接收多个信号并将otp密钥值存储在otp单元1610中。控制电路1620检测擦除指示信号erase_bar的变化，并且可以在擦除指示信号erase_bar改变时通过将特定值提供给otp单元1610来将特定密钥值编程在otp单元1610中。
100.根据图16的实施例的控制信号的输入/输出可以是用于将特定值编程在otp单元中的实施例。控制电路1620可以接收与编程字线相关联的第二信号vwp，与位线相关联的第三信号vb，以及与读取字线相关联的第四信号vwr，并且可以接收根据与向存储设备供电的电源的连接状态而被确定为高逻辑电平或低逻辑电平的擦除指示信号erase_bar。
101.根据实施例的控制电路1620可以基于第二信号vwp和擦除指示信号erase_bar输出编程字线信号wlp，可以基于第三信号vb和擦除指示信号erase_bar输出位线信号bl，并且可以基于第四信号vwr和擦除指示信号erase_bar输出读取字线信号wlr。根据实施例，控制电路1620可以基于第三信号vb、擦除指示信号erase_bar和泄漏信号(v_leak)输出位线信号bl。
102.控制电路1620可以包括接收两个信号并输出一个信号的逻辑门。例如，控制电路1620可以响应于擦除指示信号erase_bar以及第二信号vwp、第三信号vb和第四信号vwr中的一者输入到nand门(与非门)，输出编程字线、读取字线和位线的信号。稍后将参照图18至图22详细描述在编程过程和擦除过程期间通过控制电路1620输出编程字线信号wlp、读取字线信号wlr和位线信号bl。
103.图17是根据实施例的示出了用于读取otp密钥值的控制信号的输入/输出的otp存储器。
104.根据实施例的otp存储器1700还可以包括用于在读取操作期间读取存储在otp单元1710中的otp密钥值的读取电路1730。读取电路1730可以以与控制电路1720和otp单元1710分开的硬件配置来提供，但是不限于此，并且可以在一个电路封装中与控制电路1720和otp单元1710共享位线。
105.在读取操作期间，控制电路1720可以接收第二信号vwp、第三信号vb、第四信号vwr、泄漏信号v_leak和擦除指示信号erase_bar。控制电路1720可以基于第二信号vwp、第三信号vb、第四信号vwr、泄漏信号v_leak和擦除指示信号erase_bar，输出用于读取存储在otp单元1710中的otp密钥值的读取字线信号wlr。当接收到编程字线信号wlp、读取字线信号wlr时，otp单元1710可以输出与存储在otp单元1710中的otp密钥值相对应的第一信号作为位线信号bl，并将第一信号提供给读取电路1730。从otp单元1710接收位线信号bl的读取电路1730可以通过将参考信号ref与位线信号bl进行比较来输出存储在otp单元1710中的otp密钥值otp key。
106.otp存储器可以包括多个otp单元，并且可以通过以连接到每个otp单元的位线的顺序读出otp密钥值来生成由一系列otp密钥值组成的加密数据。otp存储器可以将输出的加密数据提供给加密模块，并且加密模块可以基于此对数据进行加密或对加密数据进行解密。
107.图18是示出根据实施例的otp存储器的电路图。
108.otp存储器1800可以包括otp单元阵列1810、控制电路1820和读取电路1830。根据实施例的控制电路1820可以在编程过程期间通过控制输入到otp单元阵列1810的信号，对分配给otp单元阵列1810的每个otp单元的otp密钥值进行编程，并且可以在读取操作期间控制输入到otp单元阵列1810的信号以读取为每个otp单元编程的otp密钥值。
109.为了便于说明，描述了将信号输入和输出到图18的otp单元阵列1810的第一otp单元1840的操作，但是本发明构思不限于此。对otp单元阵列1810的每个otp单元执行相同的操作，因此可以将otp密钥值编程在otp单元阵列1810的多个otp单元中，以及从otp单元阵列1810的多个otp单元读取otp密钥值。
110.在编程操作期间，otp单元可以基于输入到编程字线和位线的信号来存储otp密钥值。控制电路1820可以基于第二信号vwp1和擦除指示信号erase_bar确定编程字线信号wlp1。这里，可以从图5、图7、图9、图11、图13和图15所示的otp存储器的第一节点n1接收擦除指示信号erase_bar。例如，控制电路1820可以通过将第二信号vwp1和擦除指示信号erase_bar输入到nand门1821来产生编程字线信号wlp1。在编程操作期间，控制电路1820可以始终接收高逻辑电平(以下被称为“1”)的擦除指示信号erase_bar，并且编程字线信号wlp1可以具有第二信号vwp1被反相的信号。因此，当第二信号vwp1具有低逻辑电平(以下被称为“0”)时，可以输出1作为编程字线信号wlp1，而当第二信号vwp1为1时，编程字线信号wlp1可以是0。
111.控制电路1820可以通过将第三信号vb1、擦除指示信号erase_bar和泄漏信号v_leak输入到位线逻辑电路1822来输出第一位线信号bl1。例如，控制电路1820可以对第三信号vb1和擦除指示信号erase_bar执行负“与”运算并输出结果，并且可以基于输出结果确定是否将来自电源的第一位线信号bl1提供给第一otp单元1840。例如，因为在编程操作中擦除指示信号erase_bar始终具有值1，所以第三信号vb1被反相的信号可以被输入到连接到电源的pmos晶体管mp1的栅极。因此，当第三信号vb1为1时，pmos晶体管mp1导通，因此第一位线信号bl1可以为1，而当第三信号vb1为0时，pmos晶体管mp1断开，因此可以基于nmos晶体管mn1的状态来确定位线信号bl1。当pmos晶体管mp1断开时，控制电路1820可以将具有高逻辑电平的泄漏信号v_leak输入到位线逻辑电路1822，使得第一位线信号bl1为0。例如，当擦除指示信号为1时，位线逻辑电路1822可以通过执行使两个反相器串联连接的功能，输出具有与第三信号vb1相同的值的第一位线信号bl1。
112.控制电路1820可以基于第四信号vwr1和擦除指示信号erase_bar输出读取字线信号wlr1。例如，控制电路1820可以通过将第四信号vwr1和擦除指示信号erase_bar输入到负and运算门1823来生成读取字线信号wlr1。读取字线信号wlr1在读取晶体管tr1的栅极处被接收，并且控制电路1820可以在编程操作期间将读取字线信号wlr1输出为1，以便将第一位线信号bl1连接到编程晶体管tr0的漏极。因为先前已经在图2中描述了第一otp单元1840的读取晶体管的操作，这里将不给出详细描述。因为在编程操作期间擦除指示信号erase_bar
始终具有值1，所以控制电路1820可以将第四信号vwr1被反相的信号提供给第一otp单元1840作为读取字线。
113.读取电路1830包括差分运算放大器(op
‑
amp)电路1831，并且可以通过将第一位线信号bl1与参考信号ref进行比较来输出第一otp单元1840的otp密钥值otp key1。在读取操作期间，控制电路1820可以通过输出为1的读取字线信号wlr1来导通第一otp单元1840的读取晶体管tr1，并且可以向读取电路1830的op
‑
amp 1831发送与存储在编程晶体管tr0中的otp密钥值相对应的第一信号。
114.图19是示出根据实施例的当otp存储器执行将otp密钥值编程在第一otp单元中的编程操作时输入到图18所示的otp存储器的控制电路的信号的定时图，并且图20是示出根据实施例的当otp存储器执行编程操作时输入到图18所示的otp存储器的otp单元阵列的信号的定时图。
115.根据图19，控制电路1820可以接收在时间t1从1变为0的第三信号vb1，接收在时间t2从1变为0的第四信号vwr1，接收在时间t3从1变为0的第二信号vwp1。根据图19输入的信号是被输入以将第一otp单元1840编程为1的信号，并且第二信号vwp1、第三信号vb1和第四信号vwr1的输入顺序仅出于说明目的，并且不限于此。在编程操作期间，otp存储器可以连续地从供电的电源接收值为1的信号作为擦除指示信号erase_bar，并且可以接收信号以将第二otp单元1850的读取晶体管tr1’断开，以便与共享第一位线信号bl1的第二otp单元无关地对第一otp单元1840进行编程。
116.在实施例中，第二信号vwp1、第三信号vb1和第四信号vwr1均可以是脉冲信号。例如，当在时间t3之后经过一定时间段时，第二信号vwp1、第三信号vb1和第四信号vwr1均可以从0变为1。
117.根据图20的实施例，因为第三信号vb1在时间t1从1转变为0，所以第一位线信号bl1也可以在时间t1从1转变为0。根据实施例，当输入到输出编程字线信号wlp1和读取字线信号wlr1的nand门1821和1823的擦除指示信号erase_bar为1时，第二信号vwp1被反相的信号可以被输出为编程字线信号wlp1，并且第四信号vwr1被反相的信号被输出为读取字线信号wlr1。因此，在时间t2，控制电路可以输出从0变为1的读取字线信号wlr1，并且在时间t3，控制电路可以输出从0变为1的编程字线信号wlp1。因此，在时间t3之后，因为编程字线信号wlp1和读取字线信号wlr1具有值1并且第一位线信号bl1具有值0，所以控制电路可以将第一otp单元编程为1。
118.在实施例中，根据在时间t3之后经过一定时间时从0变为1的第二信号vwp1、第三信号vb1和第四信号vwr1中的每一者，编程字线信号wlp1可以从1变为0，读取字线信号wlr1可以从1变为0，并且第一字线信号bl1可以从0变为1。
119.图21是示出根据实施例的当otp存储器执行擦除otp密钥值的擦除操作时输入到图18所示的otp存储器的控制电路的信号的定时图，并且图22是示出根据实施例的当otp存储器执行擦除操作时输入到图18所示的otp存储器的otp单元阵列的信号的定时图。
120.当将值为1的擦除指示信号输入到控制电路时，控制电路可以对第一otp单元进行编程，如图19和图20所述，并且当第二信号至第四信号不变时，可以存储被编程为值0或1的第一otp单元的otp密钥值。
121.当控制电路在时间t4通过安装或移除存储设备的擦除指示电路而检测到擦除指
示信号erase_bar的变化时，控制电路可以输出用于将otp单元阵列中的所有otp单元编程为相同值的信号。在一些示例中，当控制电路通过安装或移除存储设备的擦除指示电路而接收具有固定逻辑电平(例如，低逻辑电平)的擦除指示信号erase_bar并且存储设备中的电源接通时，控制电路可以输出用于将otp单元阵列中的所有otp单元编程为相同值的信号。因为用于输出编程字线信号wlp1、读取字线信号wlr1和第一位线信号bl1的逻辑门包括nand门，并且每个nand门的输入之一是擦除指示信号erase_bar，当擦除指示信号erase_bar为0时，每个nand门的输出值始终为1。因此，根据图18的实施例，所有otp单元的编程字线信号wlp和读取字线信号wlr的值为1，并且位线信号bl的值为0，因此控制电路可以将所有otp单元编程为数据1。
122.当根据实施例的otp单元被编程为1或0时，装置的包括在otp单元中的部分被不可逆地破坏，因此可以被永久地编程为仅具有一个特定值1或0。例如，当otp单元被编程为1时，反熔丝门的氧化物膜被破坏，从而otp单元的值永久为1，而不能被编程为0。因此，当控制电路将所有otp单元编程为1时，otp存储器可以停用存储在otp存储器中的otp密钥值，并阻止未经授权的第三方访问加密数据。
123.图23是根据实施例的使用e
‑
fuse擦除otp密钥值的电路图。
124.图1至图22涉及使用反熔丝将otp密钥值存储在otp单元中的实施例，而图23涉及使用e
‑
fuse对otp密钥值进行编程的实施例。e
‑
fuse是这样一种器件：该器件通过在e
‑
fuse的相对端施加高电压时引起快速电流流动来永久编程特定值，结果断开电流路径。otp存储器2300可以包括由多个e
‑
fuse组成的otp单元阵列2310和控制电路，并且控制电路可以响应于检测到擦除指示信号的改变而将相同的特定值编程在多个e
‑
fuse中。
125.控制电路的nand门可以接收从电源2330输入到otp存储器2300作为输入的擦除指示信号。当擦除指示信号为1时，控制电路可以根据输入到nand门的另一信号的值来确定输入到otp单元阵列2310的信号。另一方面，当擦除指示信号为0时，nand门的输出值始终为1，因此控制电路可以将所有otp单元永久编程为1。
126.图23的实施例示出了仅对多个otp单元当中的一个otp单元进行编程的电路图。然而，每个otp单元连接到接收相同的擦除指示信号的nand门，因此，当擦除指示信号为0时，控制电路可以将所有otp单元编程为相同的值。
127.尽管已经参考本发明构思的实施例具体示出和描述了本发明构思，但是应当理解的是，在不脱离所附权利要求的精神和范围的情况下，可以对本文进行形式和细节上的各种改变。