处理装置和具有处理装置的电子装置的制作方法

处理装置和具有处理装置的电子装置
1.本技术是于2021年4月25日提交的申请号为202110447281.5、发明名称为“处理装置和具有处理装置的电子装置”的发明专利申请的分案申请。
技术领域
2.下面的描述涉及处理装置和具有处理装置的电子装置。


背景技术：

3.神经网络装置可执行重复乘法和加法的乘积累加(mac)运算。神经网络可在特定节点重复地执行将前一层的节点的值与映射到该节点的权重相乘并将乘法结果相加的mac运算，并且可执行将激活函数应用于mac运算的结果的运算。为此，在期望的或确定的时间点加载适当的输入和权重的存储器访问操作还可被执行。然而，使用其他硬件架构而不是公知的数字计算机可能无法高效地执行这样的神经网络运算(诸如，mac运算)。


技术实现要素：

4.提供本发明内容以简要的形式介绍在以下具体实施方式中进一步描述的构思的选择。本发明内容不意在确定要求保护的主题的关键特征或必要特征，也不意在用于帮助确定要求保护的主题的范围。
5.在一个总体方面，一种处理装置包括：多个位单元，所述多个位单元中的每个包括：可变电阻器层，包括多个有源可变电阻器和多个无源可变电阻器；有源层，包括：多个开关，所述多个开关被配置为控制将被施加在所述多个有源可变电阻器中的每个的端部之间的电压和流向所述多个有源可变电阻器中的每个的电流中的任意一个；和多个金属层，包括将所述多个有源可变电阻器电连接到所述多个开关的线，其中，所述多个位单元中的至少一个包括过孔，过孔穿透可变电阻器层，并将所述多个开关中的至少一个连接到所述多个有源可变电阻器中的至少一个。
6.所述多个位单元中的至少一个之中的相邻的位单元的过孔、有源可变电阻器和无源可变电阻器的布局可关于相邻的位单元之间的边界彼此对称。
7.所述多个位单元中的每个可分别包括过孔。
8.所述多个位单元可包括串联连接的位单元，并且串联连接的位单元可以每两个相邻的位单元包括一个过孔。
9.所述多个位单元可包括64个或更多个串联连接的位单元。
10.所述多个位单元可形成包括64条或更多条位单元线的位单元阵列，并且每条位单元线可包括所述多个位单元之中的串联连接的位单元。
11.所述多个位单元中的每个的所述多个开关中的至少一个可包括共源极和两个电连接的漏极。
12.所述处理装置可以是存储器内处理单元。
13.一种电子装置可包括：处理装置，其中，所述处理装置为神经网络装置；和处理器，
被配置为控制神经网络装置的功能。
14.在另一总体方面，一种处理装置包括：可变电阻器层，包括多个有源可变电阻器；有源层，包括：多个开关，所述多个开关被配置为控制将被施加在所述多个有源可变电阻器中的每个的端部之间的电压和流向所述多个有源可变电阻器中的每个的电流中的任意一个；和多个金属层，包括将所述多个有源可变电阻器电连接到所述多个开关的线，其中，可变电阻器层可包括至少一个过孔，所述至少一个过孔穿透可变电阻器层并将所述多个开关中的至少一个连接到所述多个有源可变电阻器中的至少一个。
15.所述多个金属层可包括：堆叠在可变电阻器层上方并且包括将过孔的上端部连接到所述多个有源可变电阻器中的至少一个的上端部的线的金属层。
16.可变电阻器层还可包括未电连接到所述多个开关的多个无源可变电阻器，并且所述至少一个过孔与所述多个有源可变电阻器之间的最小距离可比所述至少一个过孔与所述多个无源可变电阻器之间的最小距离大。
17.可变电阻器层可包括多个过孔，并且所述多个过孔之间的最小距离可比所述至少一个过孔与所述多个无源可变电阻器之间的最小距离小。
18.所述至少一个过孔与所述多个无源可变电阻器之间的最小距离可比所述多个无源可变电阻器之间的最小距离和所述多个无源可变电阻器与所述多个有源可变电阻器之间的最小距离二者都大。
19.可变电阻器层可包括多个过孔，并且所述多个过孔之间的最小距离可基本上在0.10μm至0.40μm内。
20.所述至少一个过孔与所述多个有源可变电阻器之间的最小距离可基本上在0.50μm至1.20μm内。
21.所述至少一个过孔与所述多个无源可变电阻器之间的最小距离可基本上在0.30μm至0.60μm内。
22.所述多个有源可变电阻器中的每个可以是磁性隧道结(mtj)装置。
23.一种电子装置可包括：所述处理装置，其中，所述处理装置为神经网络装置；和处理器，被配置为控制神经网络装置的功能。
24.在另一总体方面，一种电子装置包括：神经网络装置；和处理器，被配置为控制神经网络装置的功能，其中，神经网络装置可包括多个位单元，所述多个位单元中的每个包括：可变电阻器层，包括多个有源可变电阻器和多个无源可变电阻器；有源层，包括：多个开关，所述多个开关被配置为控制将被施加在所述多个有源可变电阻器中的每个的端部的电压和流向所述多个有源可变电阻器中的每个的电流中的任意一个；和多个金属层，包括将所述多个有源可变电阻器电连接到所述多个开关的线，并且其中，所述多个位单元中的至少一个可包括过孔，过孔穿透可变电阻器层，并将所述多个开关中的至少一个连接到所述多个有源可变电阻器中的至少一个。
25.所述多个位单元中的至少一个之中的相邻的位单元的过孔、有源可变电阻器和无源可变电阻器的布局可关于相邻的位单元之间的边界彼此对称。
26.所述多个位单元中的每个可包括：所述多个有源可变电阻器中的彼此并联连接的两个有源可变电阻器和分别串联连接到所述多个有源可变电阻器的所述多个开关中的两个开关。
27.所述多个位单元中的每个可分别包括过孔。
28.所述多个位单元可包括串联连接的位单元，并且串联连接的位单元可以每两个相邻的位单元包括一个过孔。
29.所述多个位单元可包括64个或更多个串联连接的位单元。
30.所述多个位单元可形成包括64条或更多条位单元线的位单元阵列，并且每条位单元线可包括所述多个位单元之中的串联连接的位单元。
31.所述多个位单元中的每个的所述多个开关中的至少一个可包括共源极和两个电连接的漏极。
32.在另一总体方面，一种电子装置包括：神经网络装置；和处理器，被配置为控制神经网络装置的功能，其中，神经网络装置可包括：可变电阻器层，包括多个有源可变电阻器和多个无源可变电阻器；有源层，包括：多个开关，所述多个开关被配置为控制将被施加在所述多个有源可变电阻器中的每个的两端的电压和流向所述多个有源可变电阻器中的每个的电流中的任意一个；和多个金属层，包括将所述多个有源可变电阻器电连接到所述多个开关的线，并且可变电阻器层可包括至少一个过孔，所述至少一个过孔穿透可变电阻器层并将所述多个开关中的至少一个连接到所述多个有源可变电阻器中的至少一个。
33.所述多个金属层可包括堆叠在可变电阻器层上方并且包括将过孔的上端部连接到所述多个有源可变电阻器中的至少一个的上端部的线的金属层。
34.可变电阻器层还可包括未电连接到所述多个开关的多个无源可变电阻器，并且所述至少一个过孔与所述多个有源可变电阻器之间的最小距离可比所述至少一个过孔与所述多个无源可变电阻器之间的最小距离大。
35.可变电阻器层可包括多个过孔，并且所述多个过孔之间的最小距离可比所述至少一个过孔与所述多个无源可变电阻器之间的最小距离小。
36.所述至少一个过孔与所述多个无源可变电阻器之间的最小距离可比所述多个无源可变电阻器之间的最小距离和所述多个无源可变电阻器与所述多个有源可变电阻器之间的最小距离二者都大。
37.可变电阻器层可包括多个过孔，并且所述多个过孔之间的最小距离可基本上在0.10μm至0.40μm内。
38.所述至少一个过孔与所述多个有源可变电阻器之间的最小距离可基本上在0.50μm至1.20μm内。
39.所述至少一个过孔与所述多个无源可变电阻器之间的最小距离可基本上在0.30μm至0.60μm内。
40.所述多个有源可变电阻器中的每个可以是磁性隧道结(mtj)装置。
41.在另一总体方面，一种处理装置包括：多个位单元，其中，所述多个位单元中的至少一个可包括：多个有源可变电阻器和多个无源可变电阻器；多个开关，被配置为控制将被施加到所述多个有源可变电阻器的电压和流向所述多个有源可变电阻器的电流中的任意一个；和过孔，将所述多个开关中的至少一个连接到所述多个有源可变电阻器中的至少一个，其中，过孔与所述多个有源可变电阻器的距离比过孔与所述多个无源可变电阻器的距离远。
42.所述多个位单元可包括：有源可变电阻器和无源可变电阻器的阵列，所述阵列包
括所述多个位单元中的至少一个位单元的有源可变电阻器和无源可变电阻器，所述阵列的有源可变电阻器可被设置在所述阵列的中心，并且所述阵列的无源可变电阻器可围绕所述阵列的有源可变电阻器。
43.所述阵列可关于所述多个位单元的相邻的位单元之间的边界对称。
44.所述多个位单元中的至少两个位单元可属于一条位单元线，并且所述多个位单元的至少两个其他的位单元可属于另一条位单元线，并且所述位单元线可被配置为执行神经网络的层的节点的运算，并且所述另一位单元线可被配置为执行神经网络的层的另一节点的运算。
45.从下面的具体实施方式、附图和权利要求，其他特征和方面将是清楚的。
附图说明
46.图1示出根据一个或多个实施例的神经网络节点模型；
47.图2是示出神经网络的示例；
48.图3示出在处理装置中使用的位单元(bitcell)的电路图的示例；
49.图4a和图4b示出应用于位单元的可变电阻器的结构和操作的示例；
50.图5a示出神经网络的示例；
51.图5b示出被配置为执行神经网络的运算的处理装置的电路图的示例；
52.图6示出被配置为执行神经网络的运算的处理装置的电路图的示例；
53.图7示出可变电阻器与开关之间的连接关系的示例；
54.图8示出说明可变电阻器层的水平剖视图的示例；
55.图9a示出位单元的垂直剖视图的示例；
56.图9b示出位单元的垂直剖视图的示例；
57.图10示出处理装置的有源层的平面图的示例；
58.图11示出处理装置的第七金属层的平面图的示例；
59.图12示出具有与另外的处理装置的开关和可变电阻器的连接结构不同的开关和可变电阻器的连接结构的处理装置的电路图的示例；
60.图13示出可变电阻器与开关之间的连接关系的示例；
61.图14示出处理装置的示例；和
62.图15示出电子装置的示例。
具体实施方式
63.提供下面的具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在理解本技术的公开之后，在此描述的方法、设备和/或系统的各种改变、修改和等同物将是清楚的。例如，在此描述的操作顺序仅是示例，并不限于在此阐述的那些顺序，而是除了必须以特定次序发生的操作之外，可如在理解本技术的公开之后将是清楚的那样被改变。此外，为了更加清楚和简明，可省略在理解本技术的公开之后本领域已知的特征的描述。
64.现在将详细参照实施例，实施例的示例在附图中被示出，其中，相同的参考标号始终表示相同的元件。在这方面，一个或多个实施例可具有不同的形式，并且不应被解释为限
于在此阐述的描述。因此，以下仅通过参照附图来描述实施例，以说明本说明书的各方面。如在此所使用的，术语“和/或”包括相关所列项中的一个或多个的任何组合和所有组合。诸如
“……
中的至少一个”的表述在一列元素之后时，修饰整列元素，而不是修饰列中的单个元素。
65.在此使用的术语仅用于描述特定的示例，并且将不用于限制公开。除非上下文另外清楚地指示，否则如在此使用的，单数形式也意在包括复数形式。如在此使用的，术语“和/或”包括相关所列项中的任何一个和任何两个或更多个的任何组合。如在此使用的，术语“包括”、“包含”和“具有”说明存在陈述的特征、数量、操作、元件、组件和/或它们的组合，但不排除存在或添加一个或多个其他特征、数量、操作、元件、组件和/或它们的组合。针对示例或实施例使用术语“可”(例如，对于示例或实施例可包括或实现什么)表示存在包括或实现这样的特征的至少一个示例或实施例，而所有示例不限于此。
66.此外，在此可使用诸如a、b、(a)、(b)等的术语来描述组件。这些术语中的每个不用于限定对应组件的本质、次序或顺序，而是仅用于将对应组件与其他的一个或多个组件区分开。尽管在此使用术语“第一”或“第二”来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分将不受这些术语限制。相反，这些术语仅用于将一个构件、组件、区域、层或部分与另外的构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分还可被称为第二构件、第二组件、第二区域、第二层或第二部分。
67.贯穿说明书，当元件(诸如，层、区域或基底)被描述为“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可直接“在”所述另一元件“上”、“连接到”或“结合到”所述另一元件，或者可存在介于它们之间的一个或多个其他元件。相反，当元件被描述为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。同样地，例如“在
……
之间”与“紧接在
……
之间”以及“相邻”与“紧邻”的表达也可如前所述的那样被解释。
68.以下描述的实施例涉及处理装置(例如，神经形态处理器或神经处理器)的技术领域，并且公知的事项的详细描述可被省略。
69.根据实施例，与通过使用公用数据总线交换信息的通用数字计算机不同，一个或多个实施例的处理装置可设置有用于处理乘法运算和加法运算的模拟电路。换句话说，处理装置可执行存储器内处理或内部处理。因此，处理装置可被称为各种术语(诸如，存储器内处理装置、存储器内处理器(pim)和存储器内功能(fim))。
70.图1示出根据一个或多个实施例的神经网络节点模型。
71.神经网路节点模型11可包括以下计算作为神经形态计算的示例：将来自多个神经元或节点的信息与突触权重相乘的乘法计算、针对通过乘以突触权重获得的值ω0x0、ω1x1、ω2x2的加法计算∑、以及将特性函数b和激活函数f应用于加法计算的结果的计算。神经形态计算结果可由神经形态计算提供。这里，如x0、x1、x2等的值对应于轴突值，如ω0、ω1、ω2等的值对应于突触权重。虽然神经网络节点模型11的节点、值和权重可分别被称为“神经元”、“轴突值”和“突触权重”，但是这样的称谓不意在赋予关于神经网络架构如何在计算上映射或由此直观地识别信息与人类的神经元如何操作的任何相关性。也就是说，术语仅仅是表示神经网络节点模型11的的硬件实现的节点、值和权重的专业术语。
72.图2示出神经网络(例如，神经网络20)的示例。
73.参照图2，神经网络20是实现上述神经网络节点模型的神经网络的示例，并且可对应于深度神经网络(dnn)。尽管为了便于说明，神经网络20被示出为包括两个隐藏层(例如，隐藏层1和隐藏层2)，但是神经网络20可包括各种数量的隐藏层(例如，三个或更多个隐藏层)。此外，尽管图2示出神经网络20单独地包括用于接收输入数据的输入层21，但是输入数据可直接被输入到隐藏层。
74.在神经网络20中，除了输出层之外的层的节点可通过用于发送输出信号的链路连接到下一层的节点。通过将包括在前一层中的节点的节点值与分别分配给链路的权重相乘而获得的值可通过链路输入到一个节点。前一层的节点值对可应于轴突值，并且权重对应于突触权重。每个权重可被称为神经网络20的参数。激活函数可包括s型(sigmoid)、双曲正切(tanh)和整流线性单元(relu)，并且非线性可通过激活函数在神经网络20中形成。
75.例如，包括在神经网络20中的任何一个节点22的输出可如以下等式1中被表示。
76.等式1：
[0077][0078]
等式1可表示在任何层中第i节点22针对m个输入值的输出值yi。在等式1中，xj可表示前一层的第j节点的输出值，w
j,i
可表示施加到前一层的第j节点与当前层的第i节点22之间的连接的权重。此外，f()可表示激活函数。如等式1中所示，输入值xj和权重w
j,i
的乘积的累加结果可用于激活函数。换句话说，在期望的或确定的时间点将适当的输入值xj和权重w
j,i
相乘和相加的乘积累加(mac)运算可被重复。除了以上使用之外，存在使用mac运算的各种应用领域。为此，能够在模拟电路域中处理mac运算的处理装置可被使用。
[0079]
图3示出在处理装置中使用的位单元(bitcell)bc的实施例的电路图的示例。现在将参照图3描述位单元bc的结构和操作。
[0080]
图3的位单元bc可具有包括在用于实现神经形态处理器、神经处理器等的处理装置中的电路结构。处理装置可以是例如将数据存储在存储器(电阻式存储器装置等)中并且在操作是必要的时使用存储的数据的存储器内处理单元。
[0081]
位单元bc可包括彼此并联连接的一对可变电阻器ra和rb、分别串联连接到可变电阻器ra和rb的一对开关sa和sb、以及分别连接到第一位数据线bdla和第二位数据线bdlb的开关s
bdla
和s
bdlb
。然而，图3的位单元bc的电路结构仅是示例，并且位单元bc可通过使用不同电路装置的等效电路来实现。
[0082]
一对可变电阻器ra和rb可以是可利用不同电阻值来设置的电阻器，并且可变电阻器ra和rb的电阻值可由施加到位单元bc的权重来确定。例如，可变电阻器ra和rb中的每个可具有两个电阻值(例如，20ω或5ω的电阻值)之一。例如，当可施加到位单元bc的权重是-1或1时，并且当权重“1”被施加到位单元bc时，第一可变电阻器ra可被设置为20ω且第二可变电阻器rb可被设置为5ω。另一方面，当权重
“‑
1”被施加到位单元bc时，第一可变电阻器ra可被设置为5ω且第二可变电阻器rb可被设置为20ω。换句话说，可变电阻器ra和rb的电阻值可互补地设置，使得可变电阻器ra和rb具有不同的电阻值。
[0083]
详细地，可变电阻器ra和rb可以是电阻式存储器装置。电阻式存储器装置可根据施加到电阻式存储器装置的两端的电压或电流而在不同的电阻状态之间能够切换，因此，可具有多个电阻状态。电阻式存储器装置可具有单层结构或多层结构，单层结构或多层结构包括例如过渡金属氧化物、金属氧化物(诸如，钙钛矿材料)、相变材料(诸如，硫属化物材料)、铁电材料、铁磁材料等。同时，电阻式存储器装置从高阻态改变到低阻态的操作可被称为置位(set)操作，电阻式存储器装置从低阻态改变到高阻态的操作可被称为复位(reset)操作。
[0084]
现在将描述改变可变电阻器ra和rb的电阻值的方法。首先，将被改变的可变电阻器的一端可连接到第一位数据线bdla并且可变电阻器的另一端可连接到第二位数据线bdlb。当示出和描述第一可变电阻器ra时，第一可变电阻器ra的一端(图3中的可变电阻器ra的上端)可通过上面的位数据线开关s
bdlb
连接到第二位数据线bdlb，并且第一可变电阻器ra的另一端(图3中的可变电阻器ra的下端)可通过第一开关sa和下面的位数据线开关s
bdla
连接到第一位数据线bdla。
[0085]
在一个示例中，上面的位数据线开关s
bdlb
可不包括在图3的位单元bc中。例如，上面的位数据线开关s
bdlb
可以是包括在与图3的位单元bc相邻的位单元(未示出)中的开关，或者是不包括在任何位单元中的独立开关。
[0086]
当第一可变电阻器ra连接到位数据线bdla和bdlb时，可通过经由位数据线bdla和bdlb控制第一可变电阻器ra两端的电压或在第一可变电阻器ra中流动的电流来针对第一可变电阻器ra执行置位操作或复位操作。然而，当位单元bc两端的第二开关sb和位数据线开关s
bdla
和s
bdlb
闭合时，第二可变电阻器rb可连接到位数据线bdla和bdlb，因此，可针对第二可变电阻器rb执行置位操作或复位操作。
[0087]
被施加以改变可变电阻器ra和rb的电阻值的电压和/或电流可比被施加以读取可变电阻器ra和rb的电阻值的电压和/或电流大得多。换句话说，被施加以读取可变电阻器ra和rb的电阻值的电压和/或电流不会改变可变电阻器ra和rb的电阻值(或者可能对可变电阻器ra和rb的电阻值具有可忽略的影响)。
[0088]
分别串联连接到可变电阻器ra和rb的一对开关sa和sb可根据什么输入被施加到位单元bc而执行开/关操作。开关sa和sb可互补地操作，使得当一个开关闭合时另一开关断开。例如，当可施加到位单元bc的输入是
“‑
1”或“1”时，可设计：当输入“1”被施加时，第一开关sa闭合并且第二开关sb断开，并且当输入
“‑
1”被施加时，第一开关sa断开并且第二开关sb闭合。
[0089]
根据上述可变电阻器和开关的操作方法，从图3的位单元bc的两端测量的电阻值可根据施加到位单元bc的权重和输入而变化。例如，位单元bc两端的权重、输入和电阻值之间的关系可总结在以下表1中。
[0090]
表1：
[0091]
[0092][0093]
参照表1，当输入和权重的乘积是1时，位单元bc的电阻值是20ω，并且当输入和权重的乘积是-1时，位单元bc的电阻值是5ω。换句话说，当位单元bc的电阻值被测量或者由于具有恒定值的电流而导致的位单元bc的压降被测量时，施加到位单元bc的输入和权重的乘积可被确定。获得输入和权重的乘积之和的处理装置(例如，神经形态处理器)可通过使用位单元bc的特性被实现。
[0094]
图4a和图4b示出施加到位单元(例如，图3的位单元bc)的可变电阻器的结构和操作的示例。可变电阻器ra和rb可被实现为磁性隧道结(mtj)装置，并且可各自具有根据电流(或电压)的幅度和方向而变化的电阻值且可表现出即使在输入电流(或电压)被切断时也保持电阻值不改变的非易失性特征。
[0095]
参照图4a和图4b，mtj装置可包括钉扎层l3、自由层l1、以及它们之间的隧道层l2。钉扎层l3的磁化方向被固定，并且自由层l1的磁化方向可根据条件与钉扎层l3的磁化方向相同或不同。
[0096]
图4a示出在mtj装置中自由层l1和钉扎层l3的磁化方向彼此平行。当磁化方向如上平行时，mtj装置可具有低电阻值(例如，5ω的电阻值)。图4b示出mtj装置中的自由层l1和钉扎层l3的磁化方向彼此反平行。当磁化方向如上反平行时，mtj装置可具有高电阻值(例如，20ω的电阻值)。因此，可变电阻器的电阻值可通过改变自由层l1的磁化方向而改变。
[0097]
自由层l1的磁化方向可通过设置在电阻式存储器单元内部和/或外部的电/磁因子而改变。自由层l1可包括具有可改变的磁化方向的材料(例如，铁磁材料)。自由层l1可包括例如cofeb、feb、fe、co、ni、gd、dy、cofe、nife、mnas、mnbi、mnsb、cro2、mnofe2o3、feofe2o3、niofe2o3、cuofe2o3、mgofe2o3、euo、y3fe5o
12
和/或它们的组合。
[0098]
隧道层l2可具有比自旋扩散距离(spin diffusion distance)更薄的厚度，并且可包括非磁性材料(例如，镁(mg)、钛(ti)、铝(al)、镁-锌(mgzn)、以及镁-硼(mgb)、钛(ti)、钒(v)的氧化物和/或它们的组合)。
[0099]
钉扎层l3可具有由反铁磁层固定的磁化方向。钉扎层l3可包括铁磁材料(例如，cofeb、feb、fe、co、ni、gd、dy、cofe、nife、mnas、mnbi、mnsb、cro2、mnofe2o3、feofe2o3、niofe2o3、cuofe2o3、mgofe2o3、euo、y3fe5o
12
和/或它们的组合)，并且还可包括用于固定磁化方向的反铁磁层和/或合成反铁磁层。反铁磁层可包括反铁磁材料(例如，ptmn、irmn、mno、mns、mnte、mnf2、fec
l2
、feo、coc
l2
、coo、nic
l2
、nio、cr和/或它们的组合)。合成反铁磁层可包括cu、ru、ir和/或它们的组合。
[0100]
图5a示出神经网络(例如，包括具有三个节点的第一层和具有两个节点的第二层的神经网络)的示例。图5b示出被配置为执行神经网络的运算(例如，被配置为执行图5a的神经网络的第二层的运算)的处理装置(例如，使用位单元(例如，图3的位单元bc)实现的处
理装置100)的电路图的示例。
[0101]
参照图5a，在第二层l2的第一节点a1中(例如，如以下等式2中那样)，执行将由第一层l1的节点提供的输入x1、x2和x3分别与权重w
11
、w
21
和w
31
相乘的三个乘法运算以及乘法结果值求和的mac运算可被执行。在第二层l2的第二节点a2中(例如，如以下等式3中那样)，执行将由第一层l1的节点提供的输入x1、x2和x3与权重w
12
、w
22
和w
32
相乘的三个乘法运算以及乘法结果值求和的mac运算可被执行。
[0102]
等式2：
[0103]
a1＝x1·w11
+x2·w21
+x3·w31
[0104]
等式3：
[0105]
a2＝x1·w12
+x2·w22
+x3·w32
[0106]
图5b的处理装置100可包括被配置为执行图5a的第二层l2的运算的图3的一些位单元bc。
[0107]
图5b的处理装置100包括第一位单元线bcl1和第二位单元线bcl2，第一位单元线bcl1包括彼此串联连接的三个位单元bc
11
、bc
12
和bc
13
，第二位单元线bcl2包括彼此串联连接的三个位单元bc
21
、bc
22
和bc
23
。在第一位单元线bcl1中，可执行图5a的第一节点a1的等式2的运算。在第二位单元线bcl2中，可执行图5a的第二节点a2的等式3的运算。
[0108]
当将特定值的电流i被施加到位单元线bcl1和bcl2之一时，可从位单元bc
11
、bc
12
、bc
13
、bc
21
、bc
22
和bc
23
中分别出现的压降之和推导出分别施加到位单元bc
11
、bc
12
、bc
13
、bc
21
、bc
22
和bc
23
的权重和输入的乘积之和。例如，以下将通过示出诸如以下表2的情况来描述输入和权重。
[0109]
表2：
[0110]
输入权重(第一节点a1)权重(第二节点a2)x1＝1w
11
＝1w
12
＝-1x2＝1w
21
＝-1w
22
＝-1x3＝-1w
31
＝-1w
32
＝1
[0111]
例如，如在以下表3中那样，包括在处理装置100中的可变电阻器r
11a
、r
11b
、r
12a
、r
12b
、
…
、r
23a
和r
23b
的电阻值可通过表2的权重来设置。例如，如在以下表4中那样，串联连接到可变电阻器r
11a
、
…
、和r
23b
的开关s
11a
、s
11b
、s
12a
、s
12b
、
…
、s
23a
和s
23b
的断开状态和闭合状态可通过表2的输入来设置。
[0112]
表3：
[0113][0114]
表4：
[0115][0116]
当1a的电流被提供给如表3和表4中设置的第一位单元线bcl1和第二位单元线bcl2时，在电流流向包括在每个位单元中的可变电阻器之中的开关闭合的可变电阻器时可出现压降。此时，当从第一位单元线bcl1和第二位单元线bcl2的上端测量电压(例如，v
t1
和v
t2
)时，所测量的电压可对应于位单元中出现的压降之和。例如，包括在第一位单元线bcl1中的位单元bc
11
、bc
12
和bc
13
中出现的压降可如以下表5中所示，并且例如，包括在第二位单元线bcl2中的位单元bc
21
、bc
22
和bc
23
中出现的压降可如以下表6中所示。
[0117]
表5：
[0118][0119]
表6：
[0120]
[0121]
第一位单元线bcl1中的45v的压降和第二位单元线bcl2中的15v的压降可分别表示施加到包括在位单元线bcl1中的位单元的权重和输入的mac运算结果和施加到包括在位单元线bcl2中的位单元的权重和输入的mac运算结果。例如，压降与mac运算结果之间的关系可如以下表7中所示。
[0122]
表7：
[0123]
压降(v)输入和权重的乘积之和15-330-1451603
[0124]
参照表7，第一位单元线bcl1中的压降被测量为45v，因此，施加到第一位单元线bcl1的输入和权重的乘积之和可以是“1”。第二位单元线bcl2中的压降被测量为15v，因此，施加到第二位单元线bcl2的输入和权重的乘积之和可以是
“‑
3”。
[0125]
尽管在图5b中位单元线bcl1和bcl2中的每个包括三个位单元，但是等于或大于一个或多个的位单元的各种数量的位单元可包括在位单元线中。例如，范围从64到256的数量的位单元可包括在位单元线中。在一个示例中，处理装置100可包括64个或更多个串联连接的位单元。
[0126]
尽管图5b的处理装置100仅包括两条位单元线，但是处理装置100可包括各种数量的位单元线(即，一条或多条位线)。例如，处理装置100可包括范围在64与128之间的多条位单元线。在一个示例中，处理装置100的位单元可形成包括64条或更多条位单元线的位单元阵列。
[0127]
各自包括多个位单元的多条位单元线的配置可被称为位单元阵列。
[0128]
图5b的处理装置100可以是存储器内处理单元，存储器内处理单元将与权重对应的值存储在包括可变电阻器的存储器装置中，并且通过使用存储的值来执行运算。与存储器和运算部分离的冯诺依曼(von neumann)结构相比，存储器内处理单元可提供快速的数据传输和降低的功耗。
[0129]
以上已经参照图5b的实施例描述了将恒定电流i施加到串联连接的位单元并且从位单元线中出现的压降推导与乘积之和对应的运算结果的处理装置。然而，图3的位单元bc的结构也可适用于不同类型的处理装置。
[0130]
图6示出被配置为执行神经网络(例如，图5a的神经网络)的运算的处理装置(例如，处理装置200)的电路图的示例。参照图6，与图5b相比，电容器bcl
c1
和bcl
c2
可设置在位单元线bcl1和bcl2的相应的下端，并且分别与位单元线bcl1的位单元和位单元线bcl2的位单元串联连接。换句话说，根据图6的实施例，在电压v被施加到位单元线bcl1和bcl2中的每个之后，处理装置200可使用时间数字转换器(tdc)方法来实现，时间数字转换器(tdc)方法是测量电容器bcl
c1
和bcl
c2
中的每个的电压上升到特定值的时间段的方法。
[0131]
图7至图15示出说明使用图3的位单元bc实现的处理装置(例如，处理装置100或处理装置200)的布局的示例。以下还将参照图7至图15描述这样的处理装置的结构的示例。
[0132]
图7示出包括在处理装置中的位单元中的可变电阻器和开关之间的连接结构的示例。通过以图5b的第一位单元线bcl1作为示例，图7示出包括有源层、可变电阻器层和金属
层的处理装置的剖视图。
[0133]
参照图7，包括形成在其中的开关s
11a
、s
12a
和s
13b
的有源层l100、第一金属层m100至第六金属层m600和可变电阻器层l200可顺序地堆叠。有源层l100与可变电阻器层l200的位置之间的关系可取决于有源层l100被首先形成并且金属线和可变电阻器r
11a
、r
12a
、r
13b
等制造在有源层l100上的工艺顺序。
[0134]
有源层l100可以是包括形成在其中的图5b的开关s
11a
、s
12a
、s
13b
等的层，因此有源层l100可以是开关s
11a
、s
12a
、s
13b
等通过晶体管形成工艺等形成在硅晶片上的层。为了便于说明，图7的有源层l100示出在图5b的第一位单元线bcl1中包括的开关s
11a
、s
11b
、s
12a
、s
12b
、s
13a
、s
13b
、s1、s
11
、s
12
和s
13
之中的存在于由于表2的输入和权重而在第一位单元线bcl1中流动的电流i的路径上的开关s
11a
、s
12a
和s
13b
。图5b的剩余开关s
11b
、s
12b
、s
13a
、s1、s
11
、s
12
和s
13
处于断开状态，因此，施加到第一位单元线bcl1的电流i不在剩余开关s
11b
、s
12b
、s
13a
、s1、s
11
、s
12
和s
13
中流动，因此，剩余开关s
11b
、s
12b
、s
13a
、s1、s
11
、s
12
和s
13
未在图7中示出。然而，图7中未示出的图5b的剩余开关s
11b
、s
12b
、s
13a
、s1、s
11
、s
12
和s
13
可形成在有源层l100中，并且可布置在与开关s
11a
、s
12a
和s
13b
的位置水平上不同的位置上。此外，在图5b的第二位单元线bcl2中包括的开关s
21a
、s
21b
、s
22a
、s
22b
、s
23a
、s
23b
、s2、s
21
、s
22
和s
23
可类似于第一位单元线bcl1被布置。
[0135]
可变电阻器层l200可以是包括可变电阻器r
11a
、r
12a
、r
13b
等和形成在可变电阻器层l200中的过孔v
11
、v
12
和v
13
的层，第七金属层m700可位于可变电阻器层l200上方，第六金属层m600可位于可变电阻器层l200下方。
[0136]
可变电阻器r
11a
、r
12a
、r
13b
等可沿垂直方向形成在可变电阻器层l200中，使得每个可变电阻器的两端中的一端连接到第七金属层m700，并且另一端连接到第六金属层m600。在下文中，垂直形成的可变电阻器r
11a
、r
12a
、r
13b
等的在第七金属层m700侧的相应的端可被称为可变电阻器的上端部，可变电阻器r
11a
、r
12a
、r
13b
等的在第六金属层m600侧的相应的端可被称为可变电阻器的下端部。流过可变电阻器r
11a
、r
12a
、r
13b
等的电流可沿从每个可变电阻器的上端部到每个可变电阻器的下端部的方向或者从下端部到上端部的方向流动。
[0137]
图7的可变电阻器层l200被示出为示出在图5b的第一位单元线bcl1中包括的可变电阻器r
11a
、r
11b
、r
12a
、r
12b
、r
13a
和r
13b
之中的存在于由于表2的输入和权重而流动的电流的路径上的可变电阻器r
11a
、r
12a
和r
13b
。然而，虽然未在图7中示出，但是剩余的可变电阻器r
11b
、r
12b
和r
13a
也可形成在可变电阻器层l200中，并且可布置在与可变电阻器r
11a
、r
12a
和r
13b
的位置水平上不同的位置上。
[0138]
过孔v
11
、v
12
和v
13
可穿透可变电阻器层l200并且将第七金属层m700电连接到第六金属层m600。位单元的可变电阻器之中的存在于由于表2的输入和权重而流动的电流的路径上的可变电阻器(例如，r
11a
、r
12a
、和r
13b
)可通过过孔v
11
、v
12
和v
13
彼此串联连接，并且其示例连接结构将稍后被进一步更详细地描述。
[0139]
第一金属层m100至第七金属层m700可以是在其上形成有导线(诸如，用于将可变电阻器r
11a
、r
12a
和r
13b
等连接到开关s
11a
、s
12a
、s
13b
等的线、以及用于将开/关信号发送到开关s
11a
、s
12a
、s
13b
等的线)的层。
[0140]
当描述图7中示出的开关s
11a
、s
12a
和s
13b
与可变电阻器r
11a
、r
12a
和r
13b
之间的连接关系时，不同的可变电阻器可电连接到开关s
11a
和s
12a
中的每个的两端。然而，在一个示例中，因为开关s
13b
可如图5b中所示被包括在布置在第一位单元线bcl1中的最后(在第一位单元
线bcl1的最下端)的第三位单元bc
13
中，所以不同的可变电阻器不会电连接到开关s
13b
的两端。
[0141]
当示出和描述第二位单元bc
12
的第一开关s
12a
时，开关s
12a
的一端连接到第二位单元bc
12
的第一可变电阻器r
12a
，开关s
12a
的另一端连接到第三位单元bc
13
的第二可变电阻器r
13b
。例如，开关s
12a
的一端连接到可变电阻器r
12a
的下端部，开关s
12a
的另一端通过过孔v
12
连接到可变电阻器r
13b
的上端部。如上所述，因为有源层l100位于可变电阻器层l200下方，所以穿透可变电阻器层l200的第二位单元bc
12
的过孔v
12
可用于将开关s
12a
连接到可变电阻器r
13b
的上端部。参照图5b，开关s
12a
经由第二位单元bc
12
的过孔v
12
连接到可变电阻器r
13b
的上端部的位置可以是作为第二位单元bc
12
与第三位单元bc
13
之间的连接的“a”区域。换句话说，过孔v
12
可用于将第二位单元bc
12
的任何开关连接到第三位单元bc
13
的任何可变电阻器。类似地，第一位单元bc
11
的过孔v
11
可将第一位单元bc
11
的任何开关电连接到第二位单元bc
12
的任何可变电阻器。换句话说，由于这样的过孔的结构，每个位单元的所有可变电阻器可彼此串联连接。
[0142]
图8示出说明可变电阻器层(例如，图7的可变电阻器层l200)的水平剖视图的示例。
[0143]
参照图8，可变电阻器层l200可包括各自包括三个位单元的四条位单元线。图5b示出第一位单元线bcl1和第二位单元线bcl2。与图5b相比，图8示出四条位单元线，以便示出可变电阻器和过孔的布局，四条位单元线除了第一位单元线bcl1和第二位单元线bcl2之外，还包括第三位单元线bcl3和第四位单元线bcl4。因为第一位单元线bcl1和第三位单元线bcl3具有相同的结构，并且第二位单元线bcl2和第四位单元线bcl4具有相同的结构，所以第三位单元线bcl3和第四位单元线bcl4的可变电阻器和过孔不通过参考标号指示。
[0144]
参照图8，除了可变电阻器和过孔之外，每个位单元还可包括无源可变电阻器。例如，除了图5b的可变电阻器r
11a
和r
11b
以及过孔v
11
之外，第一位单元线bcl1的第一位单元bc
11
还可包括九个无源可变电阻器ri。
[0145]
与上述可变电阻器r
11a
和r
11b
相比，无源可变电阻器ri可以是在处理中不使用的可变电阻器，并且可以不电连接到图5b的开关s
11a
、s
11b
等。在处理中使用的可变电阻器r
11a
、r
11b
等可被称为有源可变电阻器，以与无源可变电阻器ri区分开。无源可变电阻器ri可被形成，以获得具有均匀电特性的有源可变电阻器r
11a
、r
11b
等。例如，由于可变电阻器层200和/或处理装置的制造工艺，与形成在阵列的边缘上的可变电阻器相比，将形成为被其他可变电阻器围绕的可变电阻器(例如，靠近可变电阻器的阵列的中心的可变电阻器)可呈现相对均匀的电特性，因此，仅具有(例如，由于相对均匀的电特性导致的)良好可靠性并且位于中心的可变电阻器可在处理中被使用，并且剩余的可变电阻器可以是在处理中不使用的无源可变电阻器。
[0146]
现在将示出和描述包括在图8的四个位单元bc
11
、bc
12
、bc
21
和bc
22
中的可变电阻器的示例。11个可变电阻器可形成在每个位单元中，并且四个位单元bc
11
、bc
12
、bc
21
和bc
22
可包括形成在其中的总共44个可变电阻器。有源可变电阻器可位于位单元(例如，四个位单元bc
11
、bc
12
、bc
21
和bc
22
)的组的中心，因此可被其他可变电阻器围绕。换句话说，在四个位单元bc
11
、bc
12
、bc
21
和bc
22
中，由36个无源可变电阻器ri围绕的八个可变电阻器r
11a
、r
11b
、r
12a
、r
12b
、r
21a
、r
21b
、r
22a
和r
22b
可对应于八个有源可变电阻器。
[0147]
参照图8，过孔v
11
和v
12
中的每个可形成在可变电阻器层l200中以具有穿透可变电阻器层l200的结构，并且过孔v
11
或v
12
可用于将包括过孔v
11
或v
12
的位单元的开关连接到与该位单元相邻的位单元的任何可变电阻器的上端部。过孔v
11
、v
12
等可布置成与可变电阻器充分间隔开(例如，间隔开预定距离)。例如，在图8的第一位单元线bcl1的第一位单元bc
11
中，有源可变电阻器r
11a
、r
11b
和无源可变电阻器ri可布置在右下角附近，并且过孔v
11
可布置在与可变电阻器r
11a
、r
11b
和ri充分间隔开的左上角附近。距离d1可以是位单元的过孔与位单元的有源可变电阻器之间的最小距离(例如，距离d1可以是第一位单元bc
11
的过孔v
11
与第一位单元bc
11
的有源可变电阻器r
11a
和r
11b
之间的最小距离，并且可以是第二位单元bc
12
的过孔v
12
与第二位单元bc
12
的有源可变电阻器r
12a
和r
12b
之间的最小距离)，并且距离d2可以是位单元的过孔与位单元的无源可变电阻器之间的最小距离。
[0148]
根据图8的上述布局，位单元的过孔v
11
、v
12
等与有源可变电阻器r
11a
、r
11b
、r
12a
、r
12b
等之间的最小距离d1(例如，位单元bc
11
的过孔v
11
与有源可变电阻器r
11a
、r
11b
等之间的最小距离或位单元bc
12
的过孔v
12
与有源可变电阻器r
12a
、r
12b
等之间的最小距离)可比位单元的过孔v
11
、v
12
等与无源可变电阻器ri之间的最小距离d2(例如，位单元bc
11
的过孔v
11
与无源可变电阻器ri之间的最小距离或位单元bc
12
的过孔v
12
与无源可变电阻器ri之间的最小距离)大。过孔v
11
、v
12
等与有源可变电阻器r
11a
、r
11b
、r
12a
、r
12b
等之间的最小距离d1可以是例如0.50μm至1.20μm，并且过孔v
11
、v
12
等与无源可变电阻器ri之间的最小距离d2可以是例如0.30μm至0.60μm。
[0149]
位单元的可变电阻器之间的最小距离(例如，可变电阻器r
11a
、r
11b
、r
12a
、r
12b
和ri中的任何可变电阻器与最近的可变电阻器的最小距离)d3可比位单元的过孔v
11
、v
12
等与位单元的有源可变电阻器r
11a
、r
11b
、r
12a
、r
12b
等之间的最小距离d1或者位单元的过孔v
11
、v
12
等与位单元的无源可变电阻器ri之间的最小距离d2小，并且可以是例如0.10μm至0.40μm。位单元的过孔v
11
、v
12
等与相邻位单元的最近的相邻过孔之间的最小距离d4可比位单元的过孔v
11
、v
12
等与位单元的有源可变电阻器r
11a
、r
11b
、r
12a
、r
12b
等之间的最小距离d1和位单元的过孔v
11
、v
12
等与位单元的无源可变电阻器ri之间的最小距离d2小，并且可以是例如0.10μm至0.40μm。
[0150]
邻近(或相邻)的位单元中的可变电阻器和/或过孔的相应布局可关于邻近(或相邻)的位单元之间的边界线彼此垂直对称和/或两侧对称。例如，基于彼此相邻的位单元bc
11
与bc
12
之间的边界线，包括在第一位单元bc
11
中的可变电阻器r
11a
、r
11b
和ri以及过孔v
11
的布局可与包括在第二位单元bc
12
中的可变电阻器r
12a
、r
12b
和ri以及过孔v
12
的布局垂直对称。类似地，基于彼此相邻的位单元bc
11
与bc
21
之间的边界线，包括在第一位单元线bcl1的第一位单元bc
11
中的可变电阻器r
11a
、r
11b
和ri以及过孔v
11
的布局可与包括在第二位单元线bcl2的第一位单元bc
21
中的可变电阻器r
21a
、r
21b
和ri以及过孔的布局两侧对称。
[0151]
图9a示出位单元的垂直剖视图(例如，沿图8的线x-x'截取的位单元bc
11
和bc
12
的垂直剖视图)的示例，图9b示出位单元的垂直剖视图(例如，沿图8的线y-y'截取的位单元bc
11
和bc
21
的垂直剖视图)的示例。
[0152]
参照图9a和图9b，处理装置100可包括形成有多个开关s
11a
、s
11b
等的有源层l100、形成有可变电阻器r
11a
、r
11b
等和过孔v
11
、v
12
等的可变电阻器层l200以及多个金属层m100、m200、m300、m400、m500、m600和m700。
[0153]
有源层l100是形成有包括在位单元(例如，图5b的bc
11
、bc
12
、bc
21
和bc
22
)中的开关(例如，图5b的s
11a
、s
11b
等)的层。尽管图9a在沿线x-x'截取的剖面中示出一些开关(诸如，s
11a
和s
11b
)，但是其他未示出的开关可在形成在有源层l100中。有源层l100可以是硅基半导体层。稍后还将参照图10描述开关s
11a
、s
11b
等的详细结构。
[0154]
多个金属层m100、m200、m300、m400、m500、m600和m700可包括用于将有源可变电阻器r
11a
、r
11b
等连接到开关s
11a
、s
11b
等的线、用于将开/关信号发送到开关s
11a
、s
11b
等的线、以及位数据线。例如，有源可变电阻器r
11a
的下端部可通过过孔连接到开关s
11a
的漏极s
11ad
，过孔将金属层m100、m200、m300、m400、m500和m600彼此连接。尽管在图9a和9b中未示出有源可变电阻器r
11a
连接到漏极s
11ad
所沿的路径，但是可通过各种设计来提供该路径。例如，第三金属层m300可包括用于将开/关信号发送到开关s
11a
、s
11b
等的线，第四金属层m400可包括图5b和/或图6的位数据线bdl
1a
、bdl
1b
、bdl
2a
和bdl
2b
。第七金属层m700可包括例如用于将过孔v
11
和v
12
(例如，过孔v
11
和v
12
的上端部)分别连接到有源可变电阻器r
12a
和r
13b
的上端部的线。
[0155]
图10示出有源层(例如，图9a的有源层l100)的平面图的示例。
[0156]
图10示出包括在图5b的位单元bc
11
、bc
12
、bc
21
和bc
22
中的开关s
11a
、s
11b
、s
11
等的示例。现在将针对图10的示例详细描述有源层l100的示例结构，图10示出包括在第一位单元线bcl1的第一位单元bc
11
中的三个开关s
11a
、s
11b
和s
11
。
[0157]
包括在有源层l100中的开关s
11a
、s
11b
和s
11
可以是各自包括源极、漏极和栅极的金属氧化物半导体场效应晶体管(mosfet)。由mosfet实现的开关可以以这样的方式操作：当栅极电压(等于或大于阈值电压)被施加到栅极时，开关可被导通，因此，源极和漏极可彼此电连接，并且当没有栅极电压被施加到栅极时，开关可被截止，因此，源极和漏极可彼此电断开。例如，当栅极电压被施加到第一开关s
11a
的栅极s
11ag
时，第一开关s
11a
可导通，因此，第一开关s
11a
的源极s
11cs1
可电连接到第一开关s
11a
的漏极s
11ad
。例如，当栅极电压被施加到第二开关s
11b
的栅极s
11bg
时，第二开关s
11b
可导通，因此，第二开关s
11b
的源极s
11cs1
可电连接到第二开关s
11b
的漏极s
11bd
。在图10中，第一开关s
11a
和第二开关s
11b
可被实现为具有共同地共享源极s
11cs
的结构。位数据线开关s
11
可具有包括两个栅极s
11ga
和s
11gb
、两个漏极s
11da
和s
11db
以及共源极s
11cs2
的结构。位数据线开关s
11
可通过使用接收同一信号的两个晶体管，作为单个晶体管进行操作。有源层l100的开关s
11a
、s
11b
、s
11
等可在标记区域l110中连接到第一金属层m100。在一个实施例中，位单元(例如，位单元bc
11
)的开关(例如，s
11a
、s
11b
和s
11
)可控制将被施加在有源可变电阻器(例如，r
11a
和r
11b
)中的每个的两端之间的电压和流向有源可变电阻器中的每个的电流中的任意一个。
[0158]
图11示出处理装置的第七金属层(例如，图9a的第七金属层m700)的平面图的示例。
[0159]
参照图11，第七金属层m700可堆叠在可变电阻器层l200上方，并且可提供用于将过孔v
11
、v
12
等连接到有源可变电阻器r
12a
、r
13b
等的上端部的线。例如，第一位单元bc
11
的过孔v
11
可通过第七金属层m700的线m750连接到第二位单元bc12的有源可变电阻器r
12a
和r
12b
的上端部。
[0160]
参照图11以及图7，在一个示例中，从第一位单元bc
11
的有源可变电阻器r
11a
和r
11b
的各自的上端部流到有源可变电阻器r
11a
和r
11b
的各自的下端部的电流i可通过金属层m100至m600向下流到有源层l100，并且可分别经过开关s
11a
和s
11b
。然后，电流i可再次通过金属
层m100至m600和过孔v
11
并且然后通过第七金属层m700的线m750流到第二位单元bc
12
的有源可变电阻器r
12a
和r
12b
中的每个的上端部。
[0161]
金属层m100、m200、m500和m600可提供用于上述组件之间的电连接的线。绝缘层可布置在金属层m100至m600之间。
[0162]
在上述示例实施例中，可变电阻器层l200包括针对一个位单元的一个过孔v
11
或v
12
等的结构已经被示出并描述。然而，包括在位单元线中的过孔的数量可大于或小于位单元的数量。例如，一个过孔可被包括在该结构的任何位单元线内的每两个邻近(或相邻)的位单元中。
[0163]
图12示出处理装置(例如，处理装置300)的电路图的示例，处理装置(例如，处理装置300)具有与另一处理装置(例如，包括具有与图5b的位单元的结构不同的结构的位单元的另一处理装置)的开关与可变电阻器之间的连接结构不同的开关与可变电阻器之间的连接结构。
[0164]
参照图12，处理装置300包括位单元bc
11
和bc
13
，位单元bc
11
和bc
13
各自具有在位单元线bcl1中流动的电流i在流过可变电阻器(例如，分别为r
11a
或r
13b
)之前流过开关(例如，s
11a
或s
13b
)的结构。
[0165]
当图12的第一位单元bc
11
的结构与图5b的第一位单元bc
11
进行比较时，在图5b的第一位单元bc
11
中流动的电流i通过第一可变电阻器r
11a
流到第一开关s
11a
，而在图12的第一位单元bc
11
中流动的电流i通过第一开关s
11a
流到第一可变电阻器r
11a
。换句话说，在图12的第一位单元bc
11
的结构和图5b的第一位单元bc
11
的结构中，基于电流i的方向，开关s
11a
和s
11b
的位置与可变电阻器r
11a
和r
11b
的位置相反。
[0166]
在处理装置300中，如图12的第一位单元bc
11
那样的开关s
11a
和s
11b
以及可变电阻器r
11a
和r
11b
的位置被反转的位单元可与如图5b的第二位单元bc
12
那样的开关s
12a
和s
12b
以及可变电阻器r
12a
和r
12b
的位置未被反转的位单元交替。换句话说，在处理装置300中，开关和可变电阻器的位置不被反转的第二位单元bc
12
可被布置在开关和可变电阻器的位置被反转的第一位单元bc
11
与第三位单元bc
13
之间。
[0167]
根据图12的处理装置300的电路结构，电流i也可在位单元线bcl1中流动，而不经过形成在可变电阻器层l200中的如可变电阻器层l200的过孔v
11
、v
12
等那样的过孔。现在将参照图13更详细地描述与处理装置300相关的可变电阻器与开关之间的连接关系。
[0168]
图13示出可变电阻器与开关之间的连接关系(例如，图12的处理装置300的有源层、可变电阻器层和金属层的剖面)的示例。
[0169]
参照图13，在第一位单元线bcl1中流动的电流i可通过第一位单元bc
11
内的第一开关s
11a
经过第一可变电阻器r
11a
。第一位单元bc
11
的第一可变电阻器r
11a
的一端(上端部)可通过第七金属层m700连接到第二位单元bc
12
的第一可变电阻器r
12a
的一端(上端部)。因此，与图7相比，已经经过第一可变电阻器r
11a
的电流i可流到第二位单元bc
12
的第一可变电阻器r
12a
，而不经过任何开关。位数据线开关s1、s
11
、s
12
和s
13
可仅在权重被施加时闭合，并且在其他情况下(例如，当权重未被施加时)可保持在断开状态。因此，在权重被施加之后，电流i不会从位数据线bdl
1a
和bdl
1b
流到第一位单元线bcl1。经过第二位单元bc
12
的第一可变电阻器r
12a
的电流i可通过开关s
12a
和s
13b
流到第三位单元bc
13
的第二可变电阻器r
13b
。如上所述，在图13中，在第一位单元线bcl1中流动的电流i可在不经过形成在可变电阻器层l200中的过
孔v
11
和v
13
的情况下流动。
[0170]
图13的过孔v
11
和v
13
可提供用于改变可变电阻器r
11a
、r
12a
等的电阻值的路径。例如，可在图13的第二可变电阻器r
12a
的电阻值正被改变时使用第一过孔v
11
。以上已经关于图3的位单元bc描述了当权重被施加到位单元时改变可变电阻器的电阻值的示例方法。返回参照图12，为了改变第二可变电阻器r
12a
的电阻值，第二可变电阻器r
12a
的两端可连接到第一位数据线bdl
1a
和第二位数据线bdl
1b
。例如，第二可变电阻器r
12a
的上端部可通过第一位数据线开关s
11
连接到第二位数据线bdl
1b
，并且第二可变电阻器r
12a
的下端部可通过第二位单元bc
12
的第一开关s
12a
和第二位数据线开关s
12
连接到第一位数据线bdl
1a
。参照图13，第二可变电阻器r
12a
的上端部可通过第一过孔v
11
连接到第一位数据线开关s
11
。换句话说，从图13可看出，过孔v
11
或v
13
可提供将包括过孔v
11
或v
13
的位单元的任何可变电阻器连接到与该位单元对应的位数据线开关中的相应的位数据线开关的路径。
[0171]
当在图13的每个位单元与图7的每个位单元之间比较可变电阻器层l200中形成的过孔的数量时，图7示出每个位单元包括一个过孔，而图13示出每两个位单元包括一个过孔。详细地，图13的第一位单元bc
11
和第二位单元bc
12
可仅包括一个过孔v
11
。尽管图13的位单元线bcl1被示出为具有过孔形成在奇数位单元(如第一位单元bc
11
和第三位单元bc
13
)中的结构，但是图13的位单元线bcl1可具有包括形成在偶数位单元的可变电阻器层中的过孔的结构。
[0172]
图14示出处理装置(例如，处理装置700)的示例。
[0173]
参照图14，处理装置700可包括位单元阵列710、控制器720、行解码器730、列解码器740、权重驱动器750、电流源控制器760、数据缓冲器770和电压表780。图14中示出的处理装置700可包括与上述实施例相关的构成元件。然而，公开不限于此，并且处理装置700还可包括除了图14中示出的构成元件之外的通用构成元件。
[0174]
控制器720可对用于处理装置700的驱动和操作的指令进行解码。例如，控制器720可对指令(诸如，权重设置、权重设置测试、输入施加、电压测量等)进行解码，并且将信号发送到用于执行这些指令的元件。
[0175]
位单元阵列710可以是包括上述可变电阻器和开关的位单元的阵列。可变电阻器可以是具有磁性材料的mtj装置。
[0176]
行解码器730可接收行地址和输入信号，并且将输入值施加到位单元阵列710。行解码器730可包括数模转换器(dac)或模数转换器(adc)，并且可基于输入值将驱动电压施加到串联连接到可变电阻器的开关。此外，行解码器730可改变包括在位单元阵列710的位单元中的可变电阻器的电阻值。在这种状态下，行解码器730可将驱动电压施加到相关的开关，使得目标可变电阻器被选择。
[0177]
列解码器740可接收列地址和权重设置信号，并且将电压/电流施加到可变电阻器。列解码器740可选择用于电压测量的位单元线以及连接到用于权重设置的位单元的权重线。
[0178]
权重驱动器750在权重设置期间可将权重数据发送到由行解码器730和列解码器740选择的位单元。权重驱动器750可基于从数据缓冲器770接收的数据来驱动连接到列解码器740的权重线，并且执行权重的设置和所设置的权重的测试。权重驱动器750可包括的电流源，电流源用于将测试电流施加到权重线，以便测试期望的电阻值是否被设置到可变
电阻器。
[0179]
电流源控制器760可从控制器720接收信号以驱动电流源，并且将电流施加到位单元线。
[0180]
电压表780可测量连接到位单元线的一端的电阻器或电容器的电压，并且将测量值存储在外部存储器(未示出)中。电压表780可包括输出作为数字值的测量值的adc。处理装置700可以是或可包括上述处理装置中的任何处理装置(诸如，处理装置100、200或300)。
[0181]
图15示出电子装置(例如，电子装置800)的示例。
[0182]
参照图15，电子装置800可通过基于包括(或作为)处理装置的神经网络装置830分析输入数据来提取有效信息，基于提取的信息来确定情况，或者控制配备有电子装置800的电子系统的元件。例如，电子装置800可应用于无人机、机器人设备(诸如，高级驾驶员辅助系统(adas))、智能电视(tv)、智能电话、医疗装置、移动装置、图像显示装置、测量装置和iot装置，并且可安装在各种其他类型的电子装置中的至少一种中。
[0183]
除了神经网络装置830之外，电子装置800还可包括处理单元810(例如，一个或多个处理器)、随机存取存储器(ram)820、存储器840、传感器模块850和通信(tx/rx)模块860。电子装置800还可包括输入/输出模块、安全模块、电力控制装置等。电子装置800的一些硬件组件可安装在半导体芯片上。神经网络装置830可以是被实现为根据上述实施例的片上类型的处理装置的装置，或者是包括作为部件的根据上述实施例的处理装置的装置。
[0184]
处理单元810可控制电子装置800的整体操作。处理单元810可以是中央处理器(cpu)，并且可包括单处理器核或多个处理器核。处理单元810可处理或执行存储在存储器840中的程序和/或数据。处理单元810可通过执行存储在存储器840中的程序来控制神经网络装置830的功能。处理单元810可由图形处理器(gpu)、应用处理器(ap)等代替cpu来实现。
[0185]
ram 820可临时存储程序、数据或指令。例如，存储在存储器840中的程序和/或数据可在处理单元810的控制下或根据引导代码临时存储在ram820中。ram 820可由存储器装置(诸如，dram或sram)来实现。
[0186]
神经网络装置830可基于接收的输入数据来执行神经网络的运算，并且可基于运算的结果来生成信息信号。神经网络装置830可包括根据上述实施例的处理装置(例如，处理装置100、200、300或700中的任何处理装置)。神经网络可以是但不限于卷积神经网络(cnn)、循环神经网络(rnn)、深度信念网络或受限玻尔兹曼机。神经网络装置830可对应于神经网络专用硬件加速器。
[0187]
信息信号可包括各种类型的识别信号(诸如，语音识别信号、对象识别信号、图像识别信号和生物信息识别信号)。例如，神经网络装置830可接收包括在视频流中的帧数据作为输入数据，并且可生成关于包括在由帧数据表示的图像中的对象的识别信号。神经网络装置830可根据安装有电子装置800的电子系统的类型或功能接收各种类型的输入数据，并且可根据各种类型的输入数据生成识别信号。
[0188]
存储器840是用于存储数据的存储装置，并且可存储例如操作系统(os)、各种类型的程序和各种类型的数据。存储器840可包括易失性和/或非易失性存储器。非易失性存储器的示例可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存、相变随机存取存储器(pram)、磁性随机存取存储器(mram)、电阻式随机存取存储器(rram)和铁电随机存取存储器(feram)。易失性存储器的示例可包括dram、静
态随机存取存储器(sram)、同步dram(sdram)、pram、mram、rram及feram。存储器840可包括例如硬盘驱动器(hdd)、固态驱动器(ssd)、紧凑型闪存(cf)、安全数字(sd)卡、微型安全数字(micro-sd)卡、迷你安全数字(mini-sd)卡、极限数字(xd)卡或记忆棒。
[0189]
传感器模块850可收集关于安装有电子装置800的电子系统的周围环境的信息。传感器模块850可从电子装置外部感测或接收信号(诸如，图像信号、语音信号、磁信号、生物特征信号或触摸信号)，并且可将感测的信号或接收的信号转换为数据。为此，传感器模块850可包括各种类型的感测装置(诸如，麦克风、拍摄装置、图像传感器、光检测和测距(lidar)传感器、超声波传感器、红外传感器、生物传感器或触摸传感器)中的任何感测装置。
[0190]
传感器模块850可向神经网络装置830提供转换的数据作为输入数据。例如，传感器模块850可包括图像传感器，并且可通过拍摄电子装置的外部环境来生成视频流，并向神经网络装置830依次提供视频流的连续数据帧作为输入数据。然而，传感器模块850不限于此，并且传感器模块850可将各种其他类型的数据提供给神经网络装置830。
[0191]
tx/rx模块860可包括能够与外部装置通信的各种有线或无线接口。例如，tx/rx模块860可包括局域网(lan)、无线局域网(wlan)(诸如，wi-fi)、无线保真(wi-fi)、无线个域网(wpan)(诸如，蓝牙)、无线通用串行总线(usb)、zigbee、近场通信(nfc)、射频识别(rfid)、电力线通信(plc)或能够连接到移动蜂窝网络(诸如，第三代(3g)、第四代(4g)、长期演进(lte)或第五代(5g))的通信接口。
[0192]
电子装置800可包括处理器、用于存储程序数据并执行程序数据的存储器装置、永久存储装置(诸如，磁盘驱动器)、用于处理与外部装置的通信的通信端口、以及包括触摸面板、键、按钮等的用户接口装置。例如，当涉及软件模块或算法时，这些软件模块可作为可在处理器上执行的程序指令或计算机可读代码存储在计算机可读记录介质中。
[0193]
在此针对图1至图15描述的处理装置、神经网络装置、电子装置、位单元、位单元线、开关、可变电阻器、层、针扎层、隧道层、自由层、有源层、金属层、可变电阻器层、过孔、位单元阵列、控制器、行解码器、列解码器、权重驱动器、电流源控制器、数据缓冲器、电压表、处理单元、ram、存储器、传感器模块、通信(tx/rx)模块、处理装置200、处理装置300、处理装置700、位单元阵列710、控制器720、行解码器730、列解码器740、权重驱动器750、电流源控制器760、数据缓冲器770、电压表780、电子装置800、处理单元810、ram 820、神经网络装置830、存储器840、传感器模块850、通信(tx/rx)模块860和其他设备、装置、单元、模块和组件由硬件组件来实现或表示硬件组件。可用于执行在本技术中描述的操作的硬件组件的示例在适当的情况下包括：控制器、传感器、生成器、驱动器、存储器、比较器、算术逻辑单元、加法器、减法器、乘法器、除法器、积分器、以及被配置为执行在本技术中描述的操作的任何其他电子组件。在其他示例中，通过计算硬件(例如，通过一个或多个处理器或计算机)来实现执行在本技术中描述的操作的硬件组件中的一个或多个硬件组件。处理器或计算机可由一个或多个处理元件(诸如，逻辑门阵列、控制器和算术逻辑单元、数字信号处理器、微型计算机、可编程逻辑控制器、现场可编程门阵列、可编程逻辑阵列、微处理器、或者被配置为以限定的方式响应并执行指令以实现期望的结果的任何其他装置或装置的组合)来实现。在一个示例中，处理器或计算机包括或者连接到存储由处理器或计算机执行的指令或软件的一个或多个存储器。由处理器或计算机实现的硬件组件可执行用于执行在本技术中描述的操
作的指令或软件(诸如，操作系统(os)和在os上运行的一个或多个软件应用)。硬件组件还可响应于指令或软件的执行来访问、操控、处理、创建和存储数据。为了简明，单数术语“处理器”或“计算机”可用于在本技术中描述的示例的描述中，但是在其他示例中，多个处理器或计算机可被使用，或者处理器或计算机可包括多个处理元件、或多种类型的处理元件、或两者。例如，单个硬件组件、或者两个或更多个硬件组件可由单个处理器、或者两个或更多个处理器、或者处理器和控制器来实现。一个或多个硬件组件可由一个或多个处理器、或者处理器和控制器来实现，并且一个或多个其他硬件组件可由一个或多个其他处理器、或者另外的处理器和另外的控制器来实现。一个或多个处理器、或者处理器和控制器可实现单个硬件组件、或者两个或更多个硬件组件。硬件组件可具有不同的处理配置中的任何一个或多个，不同的处理配置的示例包括：单个处理器、独立处理器、并行处理器、单指令单数据(sisd)多处理、单指令多数据(simd)多处理、多指令单数据(misd)多处理和多指令多数据(mimd)多处理。
[0194]
执行在本技术中描述的操作的图1至图15中示出的方法由计算硬件(例如，由一个或多个处理器或计算机)来执行，计算硬件被实现为如上所述执行指令或软件以执行在本技术中描述的由该方法执行的操作。例如，单个操作、或者两个或更多个操作可由单个处理器、或者两个或更多个处理器、或者处理器和控制器来执行。一个或多个操作可由一个或多个处理器、或者处理器和控制器来执行，并且一个或多个其他操作可由一个或多个其他处理器、或者另外的处理器和另外的控制器来执行。一个或多个处理器、或者处理器和控制器可执行单个操作、或者两个或更多个操作。
[0195]
用于控制计算硬件(例如，一个或多个处理器或计算机)以实现硬件组件并执行如上所述的方法的指令或软件可被编写为计算机程序、代码段、指令或它们的任何组合，以单独地或共同地指示或配置一个或多个处理器或计算机作为机器或专用计算机进行操作，以执行由如上所述的硬件组件和方法执行的操作。在一个示例中，指令或软件包括由一个或多个处理器或计算机直接执行的机器代码(诸如，由编译器产生的机器代码)。在另一示例中，指令或软件包括由一个或多个处理器或计算机使用解释器执行的高级代码。指令或软件可基于附图中示出的框图和流程图以及在此使用的相应的描述使用任何编程语言被编写，附图中示出的框图和流程图以及在此使用的相应的描述公开了用于执行由如上所述的硬件组件和方法执行的操作的算法。
[0196]
用于控制计算硬件(例如，一个或多个处理器或计算机)以实现硬件组件并执行如上所述的方法的指令或软件以及任何相关联的数据、数据文件和数据结构可被记录、存储或固定在一个或多个非暂时性计算机可读存储介质中，或者被记录、存储或固定在一个或多个非暂时性计算机可读存储介质上。非暂时性计算机可读存储介质的示例包括：只读存储器(rom)、可编程随机存取只读存储器(prom)、电可擦除可编程只读存储器(eeprom)、随机存取存储器(ram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、闪存、非易失性存储器、cd-rom、cd-r、cd+r、cd-rw、cd+rw、dvd-rom、dvd-r、dvd+r、dvd-rw、dvd+rw、dvd-ram、bd-rom、bd-r、bd-r lth、bd-re、蓝光或光盘存储装置、硬盘驱动器(hdd)、固态驱动器(ssd)、卡式存储器(诸如，多媒体卡或微型卡(例如，安全数字(sd)或极限数字(xd)))、磁带、软盘、磁光数据存储装置、光学数据存储装置、硬盘、固态盘和任何其他装置，任何其他装置被配置为以非暂时性方式存储指令或软件以及任何相关联的数据、数据文件和数据
结构并将指令或软件以及任何相关联的数据、数据文件和数据结构提供给一个或多个处理器或计算机，使得一个或多个处理器或计算机能够执行指令。在一个示例中，指令或软件以及任何相关联的数据、数据文件和数据结构分布在联网的计算机系统上，使得指令和软件以及任何相关联的数据、数据文件和数据结构以分布式方式由一个或多个处理器或计算机存储、访问和执行。
[0197]
虽然本公开包括特定示例，但是在理解本技术的公开之后将清楚，在不脱离权利要求和它们的等同物的精神和范围的情况下，可在这些示例中做出形式和细节上的各种改变。在此描述的示例应仅被认为是描述性的，而不是出于限制的目的。每个示例中的特征或方面的描述应被认为可适用于其他示例中的相似的特征或方面。如果描述的技术以不同的次序被执行、和/或如果描述的系统、架构、装置或电路中的组件以不同的方式被组合、和/或由其他组件或它们的等同物替代或补充，则可实现合适的结果。