晶体管级电路仿真的方法和系统与流程

1.本技术涉及电子设计自动化，更具体地，涉及一种晶体管级电路仿真方法和系统。


背景技术：

2.spice(simulation program with integrated circuit emphasis)仿真是一种普遍使用的晶体管级仿真技术，其通过将集成电路表示为矩阵形式的数学表达，再由线性方程处理相应的输入向量求出解向量集，来对集成电路进行直流分析、瞬态分析或交流分析等。但是，随着集成电路技术的发展，集成电路中包括的电路元件数量大幅增长，对应的spice矩阵的维数也大幅增长，使得spice仿真的复杂度提高，仿真时间变长。
3.因此，有必要提出一种高效的电路仿真方法。


技术实现要素：

4.本技术的一个目的在于提供一种用于对晶体管级电路仿真的方法和系统，能够在兼顾仿真精度的前提下，提高仿真效率。
5.根据本技术的一些方面，提供了一种用于对晶体管级电路仿真的方法。该方法包括：获取所述电路的描述文件，所述描述文件包括所述电路中器件和节点的信息；基于所述器件和所述节点的信息将所述电路划分为模拟分区和数字分区；为所述模拟分区建立第一仿真引擎，并且为所述数字分区建立与所述第一仿真引擎不同的第二仿真引擎；以及使用所述第一仿真引擎和所述第二仿真引擎分别对所述模拟分区和所述数字分区进行仿真。
6.根据本技术的另一些方面，提供了一种电子设备，所述电子设备包括处理器；和存储装置，用于存储能够在所述处理器上运行的计算机程序；其中，当所述计算机程序被所述处理器执行时，使得所述处理器执行上述的用于对晶体管级电路仿真的方法。
7.根据本技术的又一些方面，提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述的用于对晶体管级电路仿真的方法。
8.以上为本技术的概述，可能有简化、概括和省略细节的情况，因此本领域的技术人员应该认识到，该部分仅是示例说明性的，而不旨在以任何方式限定本技术范围。本概述部分既非旨在确定所要求保护主题的关键特征或必要特征，也非旨在用作为确定所要求保护主题的范围的辅助手段。
附图说明
9.通过下面说明书和所附的权利要求书并与附图结合，将会更加充分地清楚理解本技术内容的上述和其他特征。可以理解，这些附图仅描绘了本技术内容的若干实施方式，因此不应认为是对本技术内容范围的限定。通过采用附图，本技术内容将会得到更加明确和详细地说明。
10.图1示出了根据本技术实施例的用于对晶体管级电路仿真的系统的示意图；
11.图2示出了根据本技术实施例的用于对晶体管级电路仿真的方法的示意图；
12.图3示出了根据本技术实施例的反相器链电路示意图；
13.图4示出了图3的反相器链电路的数字分区；
14.图5示出了一示例的反相器电路的输入和输出示意图；
15.图6示出了根据本技术实施例的模拟分区和数字子分区之间仿真步长的控制示意图；
16.图7示出了根据本技术实施例利用边界节点对仿真步长和触发事件的控制方法同；以及
17.图8示出了根据本技术实施例的用于对晶体管级电路仿真的装置的示意图。
具体实施方式
18.在下面的详细描述中，参考了构成其一部分的附图。在附图中，类似的符号通常表示类似的组成部分，除非上下文另有说明。详细描述、附图和权利要求书中描述的说明性实施方式并非旨在限定。在不偏离本技术的主题的精神或范围的情况下，可以采用其他实施方式，并且可以做出其他变化。可以理解，可以对本技术中一般性描述的、在附图中图解说明的本技术内容的各个方面进行多种不同构成的配置、替换、组合，设计，而所有这些都明确地构成本技术内容的一部分。
19.spice(simulation program with integrated circuit emphasis)是一种通用的电路仿真器，其将电路模型化为节点、元件集，也就是说一个电路被视为通过节点相连接的各种电路元件的集合。spice仿真的核心是所谓的节点分析，通过节点方程(或者电路方程)以矩阵形式表示电路，求解节点方程对电路的特性和运行进行仿真。电路元件被表示为器件模型，产生电路方程的矩阵元素。需要说明的是，spice仿真器具有多种增强或衍生版本(例如，hspice或pspice等不同版本的仿真器)，本技术对此不做限制，在本技术中统称为spice仿真器。
20.随着集成电路技术的发展，器件的几何尺寸不断减小，电路设计者在集成电路中使用的电路元件(例如，晶体管、二极管、电容等)的数量大幅增长，对应于spice矩阵的维数也急剧增长，巨大的计算复杂度使得仿真任务不能在希望的时间内完成。为了解决这一问题，fastspice仿真逐渐被应用于电路仿真处理中。相对于传统的spice仿真，fastspice仿真虽然存在一定的精度损失，但是可以有两个数量级以上的容量和速度提升。参考以下表1，其对spice仿真和fastspice仿真的关键特征进行了比较。可以看出，fastspice仿真使用了简化模型、电路划分技术、事件驱动算法等技术，从而使得fastspice仿真在效率上得到了显著提升。简言之，spice仿真虽然可以提供更好的仿真精度，但其仿真效率提升受限；而fastspice可提供更好的仿真效率，但是精度有一定损失。
21.表1
[0022][0023]
本技术的发明人注意到晶体管级电路中数字分区和模拟分区对于电路仿真的要求是不同的，因此针对晶体管级电路的不同分区采用不同的电路仿真方法有助于兼顾仿真效率和精度。基于以上研究，本发明提供了一种用于对晶体管级电路仿真的方法和系统。该方法和系统将晶体管级电路划分为模拟分区和数字分区，由于模拟分区电路结构相对复杂，精度要求相对比较高，因此可以采用spice仿真器进行仿真；数字分区结构相对简单，有比较明确的层级关系，因而可以采用fastspice仿真器进行仿真。因此，本技术的用于对晶体管级电路仿真的方法能够基于电路划分自适应地采用spice和fastspice双引擎进行仿真，从而在兼顾仿真精度的前提下，提高仿真效率。
[0024]
参考图1，其示出了根据本技术实施例的用于实现对晶体管级电路仿真的方法的系统100。在一些实施例中，该系统100为计算机系统，其包括存储器110、处理器120和输入输出单元130。存储器110、处理器120和输入输出单元130之间直接或间接地电性连接，以实现数据的传输或交互，例如，通过一条或多条总线140实现电性连接。
[0025]
存储器110用于存储所述系统100的各类数据。存储器110可以是系统100的内部存储器，或者可移除的存储器，存储器110可以是，但不限于，随机存取存储器(random access memory，ram)，只读存储器(read only memory，rom)，可编程只读存储器(programmable read
‑
only memory，prom)，可擦除只读存储器(erasable programmable read
‑
only memory，eprom)，电可擦除只读存储器(electric erasable programmable read
‑
only memory，eeprom)等。存储器110可以存储操作系统112，以用于处理各种基本的系统服务和硬件相关的任务；还可以存储应用程序114，用于执行用户定义的应用和任务，例如实现本技术的对晶体管级电路仿真的方法的应用程序；还可以用于存储数据116，例如本技术的电路数据、仿真器模型数据等。
[0026]
处理器120为集成电路芯片，具有信号的处理能力，例如其可以包括：一个或多个中央处理器(cpu)、图像处理器(gpu)、网络处理器(np)、数字信号处理器(dsp)、专用集成电路(asic)、现成可编程门阵列(fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件等。处理器120通过执行存储于存储器110中的可执行软件功能，例如用于实现本技术的对晶体管级电路仿真的方法的应用程序，从而实现或者执行本技术实施例中的公开的各方法、步骤及逻辑框图。
[0027]
输入/输出单元130用于实现系统100与用户的交互，例如，通过键盘、鼠标等输入装置接收用户的输入数据和指令，并且通过显示器、声音输出设备等向用户输出数据或警报(例如，仿真波形或者错误警报等)。
[0028]
在另一些实施例中，用于实现对晶体管级电路仿真的方法的系统可以包括具有比图1所示的更多或者更少的组件，因此其并不限于图1所示的结构。
[0029]
参考图2，其示出了根据本技术一些实施例的用于对晶体管级电路仿真的方法200的流程图，具体包括如下的步骤210
‑
250。下面结合图1的系统100和图2的方法流程图200对这些步骤进行详细描述。
[0030]
步骤210，获取电路的描述文件，该描述文件包括电路中器件和节点的信息。
[0031]
在一些实施例中，电路的描述文件包括在网表(netlist)文件中，其描述了电路中各器件(例如，晶体管、二极管、电容、电阻等)的信息以及节点(例如，器件之间的连接点)的信息，通过各器件的端点与节点之间的连接关系即可以建立起整个电路的拓扑结构。例如，处理器120可以通过读取存储在存储器110中的包含网表文件的数据116来获得电路的描述文件。
[0032]
可以理解，网表文件仅为电路的描述文件的一种具体实现方式，本技术不限于此。例如，在另一些实施例中，电路的描述文件还可以为使用预设图标表示器件和节点信息的图形文件；通过处理并识别该图形文件，可以获得待处理的电路对应的拓扑结构。在另一些实施例中，处理器120可以通过输入/输出单元130获取用户的输入数据和/或指令，基于这些数据和/或指令获得电路的拓扑结构。
[0033]
步骤220，基于器件和节点的信息将电路至少划分为模拟分区和数字分区。
[0034]
在一些实施例中，处理器120基于网表文件中的器件和节点的信息分析电路的拓扑结构，并识别电路中的供电网络。接着，处理器120可以继续识别通过沟道与供电网络连接的mos晶体管、以及与这些沟道直接连接或通过无源器件连接的节点，并将这些器件和节点划分为数字分区。然后，处理器120可以将电路中剩余的其它器件和节点划分为模拟分区。
[0035]
具体地，以图3的反相器链电路为例，首先识别电路中的供电网络，如电源e
a
和电源e
dd
。在电路的描述文件中，供电网络通常会由特定类型的器件模型标识，因此可以通过识别这些器件模型来识别供电网络。接着，再识别通过mos晶体管沟道与供电网络连接的mos晶体管，例如由第一pmos晶体管p1和第一nmos晶体管n1构成的第一反相器、由第二pmos晶体管p2和第二nmos晶体管n2构成的第二反相器、和由第三pmos晶体管p3和第三nmos晶体管n3构成的第三反相器。接着，处理器可以识别与这些mos晶体管沟道直接连接或通过无源器件连接的节点，例如与mos晶体管沟道连接的节点z、w和y。之后，这些器件(mos晶体管p1、n1、p2、n2、p3和n3)和节点(节点z、w和y)可以被划分为数字分区310。在确定反相器链电路中的数字分区后，将剩余器件(器件e
a
、e
dd
和r
d
)和节点(节点a、d和g)确定为模拟分区。
[0036]
在另一些实施例中，网表文件还包括了电路中各器件和节点的属性信息，用于描述该器件或节点属于模拟分区或数字分区。换言之，在电路设计时，或者在网表文件生成的时候，电路中各器件和节点即被标识具有模拟属性或数字属性，因而无需在仿真时进行另外地识别器件和节点的不同属性。相应地，处理器120可以通过这些属性信息，将电路划分为模拟分区和数字分区。
[0037]
在另一些实施例中，将电路划分为不同分区可以不自动执行，而是由人工进行。例如，处理器120可以通过输入/输出单元130获取用户的输入数据和/或指令，这些数据和/或指令用于指定电路中各个器件和节点属于模拟分区或者数字分区，继而处理器120可以基于这些数据和/或指令将电路划分为模拟分区和数字分区。
[0038]
以上对将电路划分为模拟分区和数字分区的方法通过实例进行了说明，但是本申
请并不限于此，各种可用于将电路中的数字部分(例如，反相器、与非门、或者或非门等)与模拟部分相区分的方法均可以用于将本技术的电路划分为模拟分区和数字分区。例如参见rewie
ń
ski的“a perspective on fast
‑
spice simulation technology”(simulation and verification of electronic and biological systems,springer,2011,23
‑
42页)，其内容通过引用方式全部并入本技术。
[0039]
此外，在一些其他的实施例中，还可以将电路划分为除模拟分区和数字分区之外的分区。例如，可以基于不同的供电网络的电压幅度将晶体管级电路划分为高压模拟分区、低压模拟分区等。
[0040]
步骤230，基于数字分区内的不同节点之间的耦合关系，将数字分区划分为多个数字子分区。
[0041]
由于数字分区具有器件之间互联简单、耦合性弱等特点，因此通过将多个弱耦合的节点划分为多个子分区，可以降低仿真矩阵规模、降低求解难度，从而提高仿真效率。因此，在本技术一些实施例中，可以进一步将数字分区划分为多个数字子分区。具体地，参考图4，其示出了图3中反相器链电路的数字分区，下面以图4为例对将数字分区划分为多个数字子分区的方法进行说明。图4中所示的数字分区包括6个mos晶体管p1、n1、p2、n2、p3和n3，和3个节点z、w和y。通过分析图4的数字分区的拓扑结构可以发现，由于第一pmos晶体管p1和第一nmos晶体管n1的沟道相互之间存在电流的直接流动，也即流经第一pmos晶体管p1的电流会至少部分地流经第一nmos晶体管n1，因此第一pmos晶体管p1和第一nmos晶体管n1通过晶体管沟道强耦合构成第一反相器。类似地，第二pmos晶体管p2和第二nmos晶体管n2通过晶体管沟道强耦合构成第二反相器，第三pmos晶体管p3和第三nmos晶体管n3通过晶体管沟道强耦合构成第三反相器。与存在共同的电流时的强耦合不同，第一反相器的输出节点(共同的源极和漏极)与第二反相器中的第二pmos晶体管p2和第二nmos晶体管n2的栅极耦合，但是由于栅极基本上不存在流入的电流，因此第一反相器与第二反相器这两者之间不存在直流通路，属于弱耦合，因此可以将相互弱耦合的第一反相器和第二反相器划分为两个数字子分区gate1和gate2；类似地，第三反相器与第二反相器之间也仅仅是弱耦合，因此也可以将其划分为单独的数字子分区gate3，而不与第二反相器划分为同一数字子分区。
[0042]
可以理解，在图4的实施例中，基于数字分区内的不同节点之间的耦合关系进一步将数字分区划分为多个数字子分区，但在另一些实施例中，尤其是在数字分区结构简单、规模较小的情形下，也可以将数字分区作为一个整体进行仿真而不进行进一步划分。
[0043]
步骤240，为模拟分区建立第一仿真引擎，并且为数字分区建立与第一仿真引擎不同的第二仿真引擎。
[0044]
在一些实施例中，网表文件还包括器件模型文件，模型文件包括了模型公式、模型参数和模型参数值，例如针对mos晶体管的bsim系列模型等。处理器120通过从存储器110中获取各器件的模型文件，通过为相关节点建立节点方程(或者电路方程)，从而以矩阵形式表示电路，即建立仿真引擎；后续通过求解节点方程能够对电路进行仿真。
[0045]
在一些实施例中，为模拟分区建立的第一仿真引擎为spice仿真引擎，为数字分区建立的第二仿真引擎为fastspice仿真引擎。具体地，为模拟分区建立spice仿真引擎，可以基于spice模型文件为模拟分区的所有节点建立一个数据库，存储一个完整的矩阵来表示整个模拟分区，作为spice仿真引擎。而对于数字分区，为每个数字子分区建立一个独立的
数据库，用于存储对应的fastspice仿真引擎。如图4的数字分区所示，其包括三个数字子分区，分别为第一反相器gate1、第二反相器gate2和第三反相器gate3；为每个反相器建立各自的数据库，并建立三个反相器之间的输入输出关系。例如，参考图5所示的反相器结构示意图，第一反相器gate1的输出为第二反相器gate2的输入，第二反相器gate2的输出是第三反相器gate3的输入，继而基于这些输入输出关系和数据库的内容为每个反相器建立各自的矩阵和用于求解该矩阵的求解器，作为fastspice仿真引擎。
[0046]
可以理解，以上实施例中的spice仿真引擎和fastspice仿真引擎仅作为示例，本技术并不限于此。例如，相比于模拟分区的仿真所使用的较为复杂的仿真引擎，也可以为数字分区建立其他类型或数量的有助于提高效率的仿真引擎。
[0047]
步骤250，使用第一仿真引擎和第二仿真引擎分别对模拟分区和数字分区进行仿真。
[0048]
继续以spice仿真引擎和fastspice仿真引擎为例，通过处理器120对模拟分区spice仿真引擎的完整矩阵以及各个数字子分区fastspice仿真引擎的矩阵求解，从而对模拟分区和数字分区进行仿真。
[0049]
在一些实施例中，spice仿真引擎对模拟分区的仿真步长基于局部截断误差(lte:local truncation error)的变步长策略确定。在一些实施例中，对spice仿真引擎的完整矩阵在仿真步长内进行同步求解，对模拟分区进行仿真。在一些实施例中，还可以对spice仿真引擎的矩阵在仿真步长内进行多速率(muti
‑
rate)异步求解，对模拟分区进行仿真。具体地，可以基于模拟分区的仿真速率，将模拟分区被划分成多个具有不同仿真速率的子分区，例如快速分区、中速分区和慢速分区，再对这些具有不同仿真速率的子分区分别进行求解。关于多速率异步求解的更详细描述还可以参考公告号为cn105205191b的中国专利，其公开内容通过引用并入本技术。
[0050]
在一些实施例中，fastspice仿真引擎对数字分区的仿真步长也可以基于局部截断误差估计确定。在一些实施例中，对于数字分区进行仿真时，依据各个数字子分区之间的输入输出关系，建立事件驱动机制；由于各个子分区的输出变化传递需要一定时间，从而可以实现不同数字子分区之间的异步求解，即只有在数字子分区被激活时才对该数字子分区在仿真步长进行求解。以图4为例，首先对第一数字子分区gate1进行仿真；第一数字子分区gate1的输出变化激活第二数字子分区gate2，对第二数字子分区gate2进行仿真；接着第二数字子分区gate2的输出变化激活第三数字子分区gate3，再对第三数字子分区gate3进行仿真；从而实现了对不同数字子分区的异步求解。
[0051]
参考图6，其以图3的反相器链电路为例，对spice仿真引擎和fastspice仿真引擎的步长控制进行了说明。如图6中的(a)图所示，首先对模拟分区的spice仿真引擎的预设的一个仿真步长step1进行求解；基于模拟分区在step1的求解结果，以及gate1的输入，再对数字分区内在该仿真步长step1内有事件的各个数字子分区进行求解。如图6中的(b)
‑
(d)图所示，在该仿真步长step1内，第一数字子分区gate1、第二数字子分区gate2和第三数字子分区gate3分别具有3、1和1个事件，则分别对这些数字子分区进行相应仿真步长的求解；然后，在对数字子分区内的各事件求解完成后返回模拟分区，对spice仿真引擎求解第二个仿真步长step2。
[0052]
参考图7，在一些实施例中，上述步骤250中使用第一仿真引擎和第二仿真引擎分
别对模拟分区和数字分区进行仿真还包括以下步骤2510
‑
2530。这些附加的步骤进一步考虑了数字分区与模拟分区之间在电路运行时可能产生的相互影响。下面结合图7对这些步骤进行详细描述。
[0053]
步骤2510，识别模拟分区内作为数字分区输入的节点，并将其确定为第一类边界节点；识别数字分区内作为模拟分区输入的节点，并将其确定为第二类边界节点；以及识别数字分区内前级数字子分区内作为后级数字子分区输入的节点，并将其确定为第三类边界节点。
[0054]
具体地，以图3为例，模拟分区内作为数字分区输入的节点a、d和g被识别为第一类边界节点；数字分区内作为模拟分区输入的节点y被识别为第二类边界节点；以及数字分区内第一数字子分区gate1与第二数字子分区gate2之间的节点z、以及第二数字子分区gate2与第三数字子分区gate3之间的节点w被识别为第三类边界节点。
[0055]
步骤2520，基于第一类边界节点的偏压确定数字分区对模拟分区的负载值；基于第二类边界节点的偏压确定模拟分区对数字分区的负载值；基于第三类边界节点的偏压确定数字子分区内后级数字子分区对前级数字子分区的负载值。
[0056]
在一些实施例中，通过第一类边界节点的偏压确定数字分区对模拟分区的负载值，可以使得数字分区对模拟分区的负载值随着第一类边界节点的偏压值的变化而变化，使得该负载值更精确。类似地，还可以基于第二类边界节点的偏压确定模拟分区对数字分区的负载值；并通过第三类边界节点的偏压确定数字子分区内后级数字子分区对前级数字子分区的负载值。与现有技术中引入线性电容作为负载的方法相比，本技术通过边界节点处的偏压确定的非线性负载能够有效减少仿真误差。
[0057]
步骤2530，当第一类边界节点的偏压变化率大于预设阈值时，触发该第一类边界节点对应的数字分区的仿真；当第二类边界节点的偏压变化率大于预设阈值时，调整模拟分区的仿真步长，并对模拟分区重新仿真；当第三类边界节点的偏压变化率大于预设阈值时，触发该第三类边界节点处的后级数字子分区的仿真，或者调整该后级数字子分区的仿真步长。
[0058]
具体地，在一些示例中，如果模拟分区作为数字分区输入的第一类边界节点处的偏压变化率大于预设阈值时，该偏压变化作为数字分区的输入可能足以构成触发数字分区仿真的事件，则需要及时触发该第一类边界节点对应的数字分区的仿真。在一些实施例中，如果数字分区作为模拟分区输入的第二类边界节点的偏压变化率大于预设阈值时，则说明模拟分区的仿真步长可能设置过长，导致模拟分区的输入变化率过大，需要降低模拟分区的仿真步长，并以降低后的仿真步长对模拟分区重新仿真。在一些实施例中，如果数字分区内前级数字子分区内作为后级数字子分区输入的第三类边界节点的偏压变化率大于预设阈值时，该偏压变化作为后级数字子分区的输入可能足以构成触发该后级数字子分区仿真的事件，则需要触发该第三类边界节点处的后级数字子分区；或者调整该后级数字子分区的仿真步长，及时对该偏压变化进行响应。
[0059]
本技术实施例还提供了一种用于对晶体管级电路仿真的装置800。如图8所示，该用于对晶体管级电路仿真的装置800包括获取单元810、划分单元820、建立单元830和仿真单元840。获取单元810用于获取电路的描述文件，描述文件包括电路中器件和节点的信息；划分单元820用于基于器件和节点的信息将电路划分为模拟分区和数字分区；建立单元830
用于为模拟分区建立第一仿真引擎，并且为数字分区建立与第一仿真引擎不同的第二仿真引擎；仿真单元840用于使用第一仿真引擎和第二仿真引擎分别对模拟分区和数字分区进行仿真。
[0060]
需要说明的是，以上所描述的装置或系统实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0061]
本技术实施例还提供一种电子设备，该电子装置包括：处理器和存储装置，存储装置用于存储能够在处理器上运行的计算机程序。当计算机程序被处理器执行时，使得处理器执行上述实施例中用于对晶体管级电路仿真的方法。在一些实施例中，该电子设备可以是移动终端、个人计算机、平板电脑、服务器等。
[0062]
本技术实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时执行上述实施例中用于对晶体管级电路仿真的方法。在一些实施例中，该计算机可读存储介质为易失性计算机可读存储介质，例如，静态ram(sram)、动态ram(dram)或本技术领域内所公知的任意其它形式易失性计算机可读存储介质。在一些实施例中，该计算机可读存储介质为非易失性计算机可读存储介质，例如闪存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd
‑
rom、或本技术领域内所公知的任意其它形式非易失性计算机可读存储介质。
[0063]
本技术领域的一般技术人员可以通过研究说明书、公开的内容及附图和所附的权利要求书，理解和实施对披露的实施方式的其他改变。在权利要求中，措词“包括”不排除其他的元素和步骤，并且措辞“一”、“一个”不排除复数。在本技术的实际应用中，一个零件可能执行权利要求中所引用的多个技术特征的功能。权利要求中的任何附图标记不应理解为对范围的限制。