一种RTC的硬件架构及其读写控制方法与流程

一种rtc的硬件架构及其读写控制方法
技术领域
1.本发明涉及rtc电路的技术领域，具体涉及到一种rtc的硬件架构及其读写控制方法。


背景技术：

2.目前，soc系统中，rtc作为一个重要内置的电路单元，对于低功耗设计有重要的意义。rtc电路是单独设计电源域，它能够在主控芯片断电进入待机模式的时候，rtc电源域能继续工作，rtc电路工作在极低频率下，持续计时，常用于记录当前的准确时间。但是，现有的rtc设计存在一个问题，就是rtc内部寄存器的总线接口和rtc内部的低频工作电路共享一个rtc电源域。
3.rtc电路的工作频率低，典型值为32.768khz。在主流的rtc解决方案中，cpu通过总线接口访问rtc内部寄存器的总线接口的时钟较快，典型值为50mhz以上，远大于rtc电路的工作频率；由于现有技术中的rtc内部寄存器的总线接口和rtc内部的低频工作电路共享一个rtc电源域，所以，在rtc内部寄存器工作的时候，一个高频接口电路与低频工作电路都在消耗同一个rtc电源域，导致rtc电源域产生的功耗特别大；另一方面，主控芯片断电（cpu的工作电源掉电）时，只有rtc电路正常工作，其他电路处于不确定状态，则用于访问rtc电路的总线接口为随机值，rtc内部寄存器有很大的概率被改写。


技术实现要素：

4.针对上述技术问题，本发明提出了一种rtc的硬件架构，采用硬件电路的方式，将rtc的高频工作的总线接口与低频工作电路分开，高频工作的总线接口消耗主控电源域的电，rtc低频工作电路消耗rtc工作电源域的电，这2部分电路中间以电平转换器连接。具体的技术方案如下：一种rtc的硬件架构，硬件架构包括电平转换器、总线接口锁存模块和rtc内核模块；硬件架构内设计有被电平转换器隔离的主控电源域和rtc工作电源域；电平转换器被配置为在主控电源域中接收总线接口锁存模块输入的信号,并在rtc工作电源域中提供对应转换输出的信号；电平转换器还被配置为在rtc工作电源域中接收rtc内核模块输入的信号,并在主控电源域中提供对应转换输出的信号；总线接口锁存模块设置在主控电源域内，rtc内核模块设置在rtc工作电源域，使得总线接口锁存模块与rtc内核模块不设置在同一个电源域；其中，rtc工作电源域的工作时钟的频率小于主控电源域的工作时钟的频率；所述总线接口锁存模块设置有总线接口，用于接收所述硬件架构的外设的外围总线传输的数据。
5.与现有技术相比，该技术方案使用电平转换器接收总线接口锁存模块输入的信号并对应输出信号至rtc内核模块的方式，将总线接口锁存模块所处的主控电源域和rtc内核模块所处的rtc工作电源域隔离开，等效于将高低频率的工作时钟域分开设置在不同的电源域，避免了不同时钟域之间的直接交互，降低了芯片面积；且工作时钟频率较高的总线接
口锁存模块使用主控电源域，工作时钟频率较低的rtc内核模块使用rtc工作电源域，从而降低rtc工作电源域的功耗；又由于工作时钟频率较高的总线接口不设置在rtc工作电源域内，所以rtc内核模块不受工作时钟频率较高的总线接口输出的不受控的杂波信号的干扰，避免内部寄存器被误写的风险。
6.进一步地，所述硬件架构的外设存在主控单元，主控单元通过外围总线与总线接口连接；其中，所述主控电源域的工作时钟包括外围总线或主控单元的工作时钟，所述主控电源域的工作电压包括外围总线或主控单元的工作电压；主控单元，用于通过所述外围总线对rtc的相关寄存器的标志位或rtc的相关寄存器存储的数据执行读操作；主控单元，还用于通过所述外围总线向rtc的相关寄存器执行写操作；其中，rtc内核模块的内部设置有rtc的相关寄存器。该技术方案改进现有技术中的cpu通过总线接口访问rtc内部寄存器的方式，使得所述主控单元先后通过所述总线接口锁存模块和所述电平转换器才完成对rtc内部寄存器的读写操作，从而，所述硬件架构无论是工作在正常工作模式还是工作在低功耗工作模式，rtc工作电源域所消耗的功耗都保持稳定。
7.进一步地，所述电平转换器是属于一种双向电平转换器；所述电平转换器，用于在所述主控单元向rtc的相关寄存器执行写操作时，将总线接口锁存模块输入的电压转换为rtc的相关寄存器所需的电压，以实现所述主控单元写入的信号从主控电源域切换到rtc工作电源域；所述电平转换器，用于在所述主控单元对rtc的相关寄存器执行读操作时，将rtc内核模块输入的电压转换为外围总线所需的电压，以实现所述主控单元读取的信号从rtc工作电源域切换到主控电源域；其中，rtc工作电源域的工作时钟包括rtc的相关寄存器的时钟源。该技术方案设计的电平转换器完成不同电源域的信号之间的电平转换，从而在所述主控单元通过主控电源域内的总线接口对rtc工作电源域内的rtc的相关寄存器进行读写操作的过程中，延长所述主控单元或所述硬件架构的续航时间。
8.进一步地，所述总线接口锁存模块，用于在所述外围总线的工作时钟的控制下，将所述外围总线传输的写操作有效信号、待写数据及待写地址锁存，再将当前锁存的信息传输给所述电平转换器对应的信号输入端以同步到所述rtc工作电源域的工作时钟，然后通过所述电平转换器转换并输出至所述rtc工作电源域内。该技术方案通过所述总线接口锁存模块对外围总线传输的写控制信号进行缓冲及预处理，将快时钟域（主控电源域）的信号锁存，以满足慢时钟域（rtc工作电源域）的时钟采样要求，可较好地克服所述主控单元的读写操作在跨电源域或跨时钟域时可能产生的传输不正常的问题。
9.进一步地，所述rtc内核模块，用于在转换后的写操作有效信号的控制下，在所述rtc工作电源域内，将转换后的待写数据写入到转换后的待写地址指向的rtc的相关寄存器中，当转换后的待写数据完全写入对应的rtc的相关寄存器之后，将所述rtc内核模块设置的写操作完成标志位置1，并通过所述电平转换器将写操作完成标志位对应的指示信号转换并输出至所述主控电源域，以将所述待写数据完全写入所述rtc的相关寄存器的信息反馈给所述外围总线；所述总线接口锁存模块，用于在接收到所述电平转换器转换输出的反馈所述写操作完成标志位置1的指示信号时，清除当前锁存的写操作有效信号、待写数据及待写地址，并确定所述主控单元完成一次写操作。该技术方案克服信号通过电平转换器跨越高低电压域过程中出现的噪声的影响，也克服因所述主控电源域的工作电压突然断电而将外围总线输出的不受控的杂波信号对所述rtc的相关寄存器的误写操作的影响。避免写
操作异常。
10.进一步地，所述主控单元，用于在通过所述外围总线对所述rtc的相关寄存器执行新的一次读操作或执行新的一次写操作之前，先查询所述rtc内核模块在上一次写操作的过程中置出的写操作完成标志位，当上一次写操作中置出的写操作完成标志位是1时，确定已经完成上一次写操作，然后开始对所述rtc的相关寄存器执行新的一次写操作或新的一次读操作。通过查询写操作完成标志位的方式，提高每次读写rtc的相关寄存器的可靠性。
11.进一步地，所述rtc的相关寄存器包括用于配置写操作状态的rtc控制寄存器、用于配置所述rtc的相关寄存器的时钟源的分频数的rtc分频寄存器、以计数器计数的方式记录所述时钟源产生的时间信息和时钟中断信息的rtc计数器寄存器；其中，所述写操作完成标志位设置在rtc控制寄存器中；其中，所述rtc的相关寄存器的时钟源是被配置为保持开启以成为所述硬件架构的备份时钟，且rtc工作电源域是被配置为保持供电以成为所述硬件架构的备份电源。避免所述主控电源域的工作电压突然断电情况下，出现不受控的信号控制所述rtc的相关寄存器的现象。提高硬件架构的可维护性。
12.进一步地，存在多个所述电平转换器连接于主控电源域和rtc工作电源域之间，每个所述电平转换器都存在一个或多个输入通道及其对应的输出通道；其中，所述电平转换器的数目与所述总线接口锁存模块输入的信号的位宽相关联。通过设计一个多位电平转换器或多个电平转换器，适应所述外围总线传输（并行传输）多位宽的数据的操作场景。
13.基于所述rtc的硬件架构的读写控制方法，包括以下步骤：先将所述外围总线传输的写操作有效信号、待写数据及待写地址锁存，再将当前锁存的信息延时传输给所述电平转换器，以同步到所述rtc工作电源域的工作时钟；然后控制所述电平转换器将当前锁存的信息转换并输出至所述rtc工作电源域内；在转换后的写操作有效信号的控制下，将转换后的待写数据写入到转换后的待写地址指向的所述rtc的相关寄存器中；当转换后的待写数据完全写入对应的rtc的相关寄存器之后，将所述rtc内核模块设置的写操作完成标志位置1，再控制所述电平转换器将写操作完成标志位对应的指示信号转换并输出至所述主控电源域；然后清除当前锁存的写操作有效信号、待写数据及待写地址，并确定完成一次写操作。
14.本技术方案将总线接口传输的写操作的相关信号通过所述电平转换器从主控电源域转换至rtc工作电源域，再把写完成相关的反馈信号通过所述电平转换器从rtc工作电源域转换回主控电源域，在电源域分离和高低频时钟域分离的前述硬件架构中，再配合上述读写寄存器的操作规则，可以看到能够有效避免寄存器的改写风险，也避免了rtc工作电源域存在高频工作电路，从而大大降低了rtc工作电源域的功耗，在保证rtc正常的计时功能的前提下，有效的延长了主控的续航时间。
15.进一步地，还包括：在通过所述外围总线对所述rtc的相关寄存器执行新的一次读操作或执行新的一次写操作之前，先查询所述rtc内核模块在上一次写操作中置出的写操作完成标志位，当查询到上一次写操作中置出的写操作完成标志位是1时，确定已经完成上一次写操作，然后开始对所述rtc的相关寄存器执行新的一次写操作或新的一次读操作。通过查询写操作完成标志位的方式，提高每次读写rtc的相关寄存器的可靠性。进而有效提高了rtc数字电路的工作效率和精确度。
16.进一步地，在通过所述外围总线对所述rtc的相关寄存器执行新的一次写操作之
前、且确定所述主控单元完成上一次写操作之后，将所述写操作完成标志位清零，然后开始对所述rtc的相关寄存器执行新的一次写操作。避免因写操作完成标志位而产生误判。
17.进一步地，在通过所述外围总线对所述rtc的相关寄存器执行读操作之前，若检测到所述外围总线传输过来的待读地址与上一次写操作所获取的待写地址相同，则在查询到所述写操作完成标志位置为1时，开始对所述rtc的相关寄存器执行读操作。提高读取所述rtc的相关寄存器的稳定性。
18.进一步地，还包括：在向所述rtc的相关寄存器执行第一次写操作或第一次读操作之前，先通过所述外围总线读取特定地址上的rtc的相关寄存器存储的数据，当读取到的数据是预先配置的参考数据时，确定所述rtc工作电源域是可操作的，然后开始向所述rtc的相关寄存器执行写操作或读操作。提高所述rtc的相关寄存器访问的可靠性。
附图说明
19.图1为本发明一实施例提供一种rtc的硬件架构的示意图。
20.图2是本发明另一实施例公开的基于前述硬件架构的读写控制方法的流程图。
具体实施方式
21.下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
22.除非另作定义，本发明所涉及的技术术语或科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等词语并不表示数量限制，可以表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含，如：包含了一系列步骤或模块的过程、方法、系统产品或者设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或模块，或者还可以包括对于这些过程、方法、产品或设备固有的其他步骤或单元。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是用于区别类似的对应，不代表针对对象的特定排序。
23.如图1所示，一种rtc的硬件架构，硬件架构包括电平转换器、总线接口锁存模块和rtc内核模块；硬件架构内设计有被电平转换器隔离的主控电源域和rtc工作电源域，本实施例使用到的主控电源域和rtc工作电源域是属于不同工作电压范围的两种电源域，主控电源域为其中相连接的电路模块提供的工作电压可以等于rtc工作电源域为其中相连接的rtc电路模块提供的工作电压，主控电源域为其中相连接的电路模块提供的工作电压可以不等于rtc工作电源域为其中相连接的rtc电路模块提供的工作电压；rtc工作电源域的工作时钟的频率小于主控电源域的工作时钟的频率，在rtc工作电源域内操作（工作）的所有rtc寄存器/rtc电路模块的工作时钟的频率都低于在主控电源域内操作（工作）的任意总线接口电路或任意由主控单元（处理器、微控制器）直接控制的接口电路的工作时钟的频率，
则本实施例将rtc工作电源域内操作（工作）的电路模块的工作时钟组成慢时钟域，将主控电源域内操作（工作）的电路模块的工作时钟组成快时钟域。
24.电平转换器被配置为在主控电源域中接收总线接口锁存模块输入的信号,并在rtc工作电源域中提供对应转换输出的信号；而且，电平转换器还被配置为在rtc工作电源域中接收rtc内核模块输入的信号,并在主控电源域中提供对应转换输出的信号，使得电平转换器是属于一种双向电平转换器，完成主控电源域和rtc工作电源域之间的电平转换。需要说明的是，当转换多比特位的信号时，电平转换器可以是设置多个信号输入端的电平转换器，也可以是一组预设数量的电平转换器（单通道）以支持并行转换多比特位的信号。
25.相对于现有技术中的rtc电路或rtc设备（定时时钟），本实施例将同属于一个rtc的外围总线接口（高频接口）和rtc核心模块（具有低频接口的工作电路）分开，具体是将总线接口锁存模块设置在主控电源域内，其中，所述总线接口锁存模块设置有总线接口，用于接收所述硬件架构的外设的外围总线传输的数据，这里的外围总线在soc芯片的设计实施例中是属于amba(高级微控制器总线体系)总线（但不属于系统总线），当作为rtc设备与外围设备的通信的总线时，选择apb总线，则在总线接口锁存模块内设置apb总线接口，apb总线支持的最大数据位宽是32比特位，apb总线的工作时钟的频率以mhz为单位，其所支持的工作时钟的频率远大于rtc电路工作的典型时钟频率32.768khz，故将所述总线接口锁存模块视为高频接口电路，apb总线属于高频接口，所述总线接口锁存模块所处的主控电源域也属于高频时钟域，适合以硬件描述语言实现这一类高频总线接口电路模块。本实施例将rtc内核模块设置在rtc工作电源域，rtc内核模块可视为由一系列的可编程计数器组成，若以寄存器的形式设置在rtc工作电源域内或以硬件描述语言实现，则所述rtc内核模块是由rtc的相关寄存器构成，优选地，所述rtc的相关寄存器包括用于配置写操作状态的rtc控制寄存器、用于配置所述rtc的相关寄存器的时钟源的分频数的rtc分频寄存器、以计数器计数的方式记录所述rtc的相关寄存器的时钟源产生的时间信息和时钟中断信息的rtc计数器寄存器；其中，rtc控制寄存器中设置有写操作完成标志位，用于指示主控单元（cpu或微控制器）通过外围总线对 rtc寄存器的操作是否完成；其中，所述rtc的相关寄存器的时钟源是被配置为保持开启以成为所述硬件架构的备份时钟，且rtc工作电源域是被配置为保持供电，维持为rtc内核模块供电，以成为所述硬件架构的备份电源，即rtc工作电源域默认一直开启，但rtc内核模块是属于低功耗设备。值得注意点的是rtc工作电源域的工作时钟的最高频率是32.768k，而本实施例从这个32.768k时钟源分出来的1hz级别的时钟，即将所述rtc的相关寄存器的工作时钟的频率的最大值设置为32khz，用于rtc域的计时功能。所以，rtc内核模块所处的rtc工作电源域也属于低频时钟域。所述总线接口锁存模块通过电平转换器与rtc内核模块进行信号的电平转换，使得总线接口锁存模块与rtc内核模块不设置在同一个电源域，则总线接口锁存模块内设的总线接口与rtc内核模块分开，避免了不同时钟域之间的直接交互，省去同一电源域内对应设置的接口交互电路，相对降低了芯片面积。进而，工作时钟频率较高的总线接口锁存模块使用主控电源域，工作时钟频率较低的rtc内核模块使用rtc工作电源域，相对于现有技术中的apb总线接口与rtc寄存器共享一个rtc工作电源域，降低rtc工作电源域的功耗，保证所述硬件架构无论在正常工作模式还是低功耗工作模式，rtc工作电源域功耗稳定且处于极低的功耗值。在本实施例中，又由于工作时钟频率较高的总线接口不设置在rtc工作电源域内，所以rtc内核模块不受工作时钟频
率较高的总线接口输出的不受控的杂波信号的干扰，避免rtc的相关寄存器被误写的风险，不对rtc的功能产生冲击，不造成rtc的定时功能错误；其中，不受控的杂波信号的干扰具体是外围总线在主控电源域断电时，现有技术中的rtc电路的输入信号包括快时钟为随机值，这些不确定的信号在同一个电源域内直接由外围总线（比如apb总线）传输rtc电路，会产生复位和错误的apb总线读写操作。
26.需要补充的是，所述硬件架构的外设存在主控单元，主控单元通过外围总线与总线接口连接；其中，所述主控电源域的工作时钟包括外围总线或主控单元的工作时钟，所述主控电源域的工作电压包括外围总线或主控单元的工作电压；主控单元，用于通过所述外围总线对rtc的相关寄存器的标志位或rtc的相关寄存器存储的数据执行读操作；主控单元，还用于通过所述外围总线向rtc的相关寄存器执行写操作；其中，rtc内核模块的内部设置有rtc的相关寄存器。其中，所述主控单元操作所述外围总线具体的方法，即所述主控单元如何通过所述外围总线发起读操作或写操作（不包括具体执行读取数据和写入数据，只包括向所述硬件架构传输相关的使能控制信号、相关的数据信号的控制，比如：作好向所述总线接口传输数据的地址周期的配置、传输方向的配置、选通信号、时序启动信号、多笔传输数据的调度等）都属于amba(高级微控制器总线体系)总线协议规定的内容，在此不再赘述。然而，同样是依赖主控单元才能利用外围总线操作rtc的相关寄存器，本实施例改进现有技术中的cpu通过总线接口访问rtc内部寄存器的方式（具体改进对所述rtc的相关寄存器的读操作和写操作），使得所述主控单元先后通过所述总线接口锁存模块和所述电平转换器才完成对rtc内部寄存器的读写操作，从而，所述硬件架构无论是工作在正常工作模式还是工作在低功耗工作模式，rtc工作电源域所消耗的功耗都保持稳定。
27.作为一种实施例，所述电平转换器是属于一种双向电平转换器，属于本领域技术人员熟悉的电路装置，不需对其内部的晶体管结构进行详细说明；所述电平转换器，用于在所述主控单元向所述rtc的相关寄存器执行写操作时，将总线接口锁存模块输入的电压转换为rtc的相关寄存器所需的电压，以实现所述主控单元写入的信号从主控电源域切换到rtc工作电源域，包括将所述主控单元写入数据、地址、使能控制信号对应的电压都转换到适应rtc工作电源域所配置的电压范围内；所述电平转换器，用于在所述主控单元对rtc的相关寄存器执行读操作时，将rtc内核模块输入的电压转换为外围总线所需的电压，以实现所述主控单元读取的信号从rtc工作电源域切换到主控电源域，包括将所要读取的rtc的相关寄存器存储的数据、内设的标志位的置位信息转换为适应主控电源域的电压范围内。本实施例将电平转换器完成不同电源域的信号之间的电平转换，从而在所述主控单元通过主控电源域内的总线接口对rtc工作电源域内的rtc的相关寄存器进行读写操作的过程中，避免连接所述外围总线的总线接口锁存模块直接工作在rtc工作电源域，降低rtc工作电源域的功耗，延长所述主控单元或所述硬件架构的续航时间。
28.优选地，在所述硬件架构中，所述主控电源域与所述rtc工作电源域之间存在多个所述电平转换器连接于主控电源域和rtc工作电源域之间，即组成一组所述电平转换器完成在所述rtc工作电源域中接收rtc内核模块输入的多比特位的信号,并在所述主控电源域中提供对应转换输出的信号。由本领域技术人员可以预知每个所述电平转换器都存在一个或多个输入通道及其对应的输出通道，适应所述外围总线传输（并行传输）多位宽的数据的操作场景。优选地，所述rtc的相关寄存器是属于32比特位的rtc寄存器。在本实施例中，所
述电平转换器的数目与所述总线接口锁存模块输入的信号的位宽相关联，包括：当所述电平转换器只有一个信号输入端（内设一个转换通道）时，所述电平转换器的数目等于所述总线接口锁存模块输入的信号的位宽；当所述电平转换器存在第一预设数量的信号输入端（内设第一预设数量的转换通道）时，所述电平转换器的数目等于所述总线接口锁存模块输入的信号的位宽与第一预设数量的整数比值，提高外围总线传输数据的效率和增强外围设备转换数据的适应性。
29.作为一种实施例，所述总线接口锁存模块，用于在所述外围总线的工作时钟的控制下，将所述外围总线传输的写操作有效信号、待写数据及待写地址锁存，再将当前锁存的信息传输给所述电平转换器对应的信号输入端以同步到所述rtc工作电源域的工作时钟。在本实施例中，在所述主控电源域的工作时钟（源于高频时钟域）与所述rtc工作电源域的工作时钟（源于低频时钟域）没有交互的前提下，为了满足所述rtc工作电源域的工作时钟的采样需求，所述总线接口锁存模块先将外围总线传输过来的信号锁存起来，具体锁存的方式是使用寄存器计数打拍的形式进行，等效于对所述外围总线传输过来的信号进行延时输出处理或相关的标志信号计数，优选地计数到预定值后输出至所述电平转换器，以使得当前锁存的信号从所述总线接口锁存模块打拍延时输出时，当前锁存的信号的上升沿与所述rtc工作电源域的工作时钟的上升沿同步，完成所述主控电源域的工作时钟（源于高频时钟域）与所述rtc工作电源域的工作时钟（源于低频时钟域）之间的异步转换。所述总线接口锁存模块等待到锁存的信号同步到所述rtc工作电源域的工作时钟的上升沿时，可以是所述总线接口锁存模块内部的相关计数寄存器的同步标志位被硬件置1时，再将同步到所述rtc工作电源域的工作时钟的写操作有效信号、待写数据及待写地址输出至所述电平转换器，再将所述电平转换器的转换结果输出至所述rtc工作电源域内，满足所述rtc工作电源域的工作时钟的采样需求，特别是所述rtc的相关寄存器的缓存需求。因此，在所述硬件架构中，所述总线接口锁存模块对外围总线传输的写控制信号进行缓冲及预处理，将快时钟域（主控电源域）的信号锁存，以满足慢时钟域（rtc工作电源域）的时钟采样要求，可较好地克服所述主控单元的读写操作在跨电源域或跨时钟域时可能产生的传输不正常的问题。
30.作为一种实施例，所述rtc内核模块，用于在转换后的写操作有效信号的控制下，在所述rtc工作电源域内，将转换后的待写数据写入到转换后的待写地址指向的rtc的相关寄存器中，当转换后的待写数据完全写入对应的rtc的相关寄存器之后，将所述rtc内核模块设置的写操作完成标志位置1，具体是前述实施例提及的rtc控制寄存器或相关的特殊功能寄存器设置的写操作完成标志位被硬件（可以包括所述主控单元或所述rtc内核模块操作）置1，所述rtc内核模块或rtc的相关寄存器产生应答信号，理解为所述写操作完成标志位对应的指示信号，视为待转换的信号，然后通过所述电平转换器将写操作完成标志位对应的指示信号转换，再将转换结果输出至所述主控电源域，以将所述待写数据完全写入所述rtc的相关寄存器的信息反馈给所述外围总线。所述总线接口锁存模块，用于在接收到所述电平转换器转换输出的反馈所述写操作完成标志位置1的指示信号时，即接收到rtc的相关寄存器产生对应的应答信号时，清除当前锁存的写操作有效信号、待写数据及待写地址，并确定所述主控单元完成一次写操作，即主控单元完成通过所述外围总线向rtc的相关寄存器执行写操作，也等效于完成一次跨时钟域或跨电源域的写操作的握手操作。所述rtc内核模块配合所述总线接口锁存模块的读写操作方式，克服信号通过电平转换器跨越高低电
压域过程中出现的噪声的影响，也克服因所述主控电源域的工作电压突然断电而将外围总线输出的不受控的杂波信号对所述rtc的相关寄存器的误写操作的影响。避免写操作异常。
31.优选地，所述主控单元，用于在通过所述外围总线对所述rtc的相关寄存器执行新的一次读操作或执行新的一次写操作之前，先查询所述rtc内核模块在上一次写操作的过程中置出的写操作完成标志位所对应的指示信号，即在执行当前一次的写操作之前，判断所述rtc内核模块最新输出的写操作完成标志位所对应的指示信号是否为高电平，是则确定查询到上一次写操作中置出的写操作完成标志位是1，否则上一次写操作还没结束，需继续等待，直到判断到所述rtc内核模块最新置位的写操作完成标志位为1，给出所述应答信号以在转换后被采样确定已经结束上一次写操作；然后所述主控单元开始对所述rtc的相关寄存器执行新的一次写操作或新的一次读操作。本实施例通过查询写操作完成标志位的方式，提高每次读写rtc的相关寄存器的可靠性和可维护性。
32.基于前述rtc的硬件架构的实施例，本发明另一实施例公开一种相关联的读写控制方法，如图2所示，具体包括以下步骤：步骤1、在主控单元通过所述外围总线发起对所述rtc的相关寄存器的写操作时，先将所述外围总线传输的写操作有效信号、待写数据及待写地址锁存，再将当前锁存的信息延时传输给所述电平转换器对应的信号输入端以同步到所述rtc工作电源域的工作时钟，然后进入步骤2。在步骤1中，所述硬件架构开始对所述rtc内核模块内特定地址上的特殊功能寄存器（归类于所述rtc的相关寄存器）执行写操作时，考虑到跨时钟域会产生的异步问题，先通过所述总线接口锁存模块将其总线接口获取的待写数据、待写地址和写操作有效信号（等效于写使能控制信号）锁存于寄存器内，所述总线接口锁存模块控制当前锁存的信号延时输出至所述电平转换器，优选地，计数打所述预定值拍后，标志着当前锁存的信号从所述主控电源域对应的快时钟域同步至所述rtc工作电源域对应的慢时钟域，所述总线接口锁存模块输出的来源于所述外围总线的信号的上升沿与所述rtc工作电源域的工作时钟的上升沿对齐，确定完成异步转换，避免所述rtc工作电源域存在的异步采样的问题。
33.步骤2、控制所述电平转换器将步骤1锁存的信息转换并输出至所述rtc工作电源域内；然后进入步骤3。其中，所述电平转换器将所述总线接口锁存模块输入的电压转换为所述rtc的相关寄存器所需的电压，以适应所述rtc工作电源域的工作电压需求，也同步于所述rtc工作电源域的工作时钟，满足所述rtc的相关寄存器的采样需求，这样，所述硬件架构或所述rtc的相关寄存器无论在正常工作模式还是低功耗工作模式，所述rtc工作电源域功耗稳定，不受所述总线接口锁存模块在所述主控电源域消耗电能因素的影响，保持处于极低的功耗值。
34.步骤3、在转换后的写操作有效信号的控制下，将转换后的待写数据写入到转换后的待写地址指向的所述rtc的相关寄存器中，然后进入步骤4；步骤3实现真正将所述外围总线传输的信号从所述主控电源域切换到所述rtc工作电源域。这里的待写地址指向的所述rtc的相关寄存器包括但不限于所述rtc分频寄存器、所述rtc控制寄存器、所述rtc计数器寄存器当中的一个或多个。
35.步骤4、当转换后的待写数据完全写入对应的rtc的相关寄存器之后，将所述rtc内核模块设置的写操作完成标志位置1，然后进入步骤5。其中，所述写操作完成标志位是特殊功能寄存器的标志位，包括rtc控制寄存器的写状态标志位，当写操作完成标志位置1时，表
示rtc控制寄存器已经写稳定，确认所述主控单元对指定地址的所述rtc的相关寄存器的跨时钟域（或跨电源域）访问成功。
36.步骤5、控制所述电平转换器将写操作完成标志位对应的指示信号转换并输出至所述主控电源域；然后进入步骤6。其中，在写操作完成标志位被硬件置1时，所述rtc内核模块输出的写操作完成状态指示信号是置为高电平，慢时钟域将信号写入寄存器之后，给出应答信号，表示写操作已经完成；否则所述rtc内核模块输出的写操作完成状态指示信号是置为低电平。
37.步骤6、当所述总线接口锁存模块接收到所述电平转换器转换输出的反馈所述写操作完成标志位置1的指示信号时，控制所述总线接口锁存模块清除当前锁存的写操作有效信号、待写数据及待写地址，最终确定所述主控单元完成一次写操作。表示快时钟域这边采样到应答信号之后，再将锁存的信号清除。然后可以释放所述外围总线，提高写操作的访问效率。
38.前述步骤将总线接口传输的写操作的相关信号通过所述电平转换器从主控电源域转换至rtc工作电源域，再把写完成相关的反馈信号通过所述电平转换器从rtc工作电源域转换回主控电源域，在电源域分离和高低频时钟域分离的前述硬件架构中，再配合上述读写寄存器的操作规则，可以看到能够有效避免寄存器的改写风险，也避免了rtc工作电源域存在高频工作电路，从而大大降低了rtc工作电源域的功耗，在保证rtc正常的计时功能的前提下，有效的延长了主控的续航时间。
39.在上述实施例的基础上，所述读写控制方法还包括：在通过所述外围总线对所述rtc的相关寄存器执行新的一次读操作或执行新的一次写操作之前，即可视为在执行步骤1或执行步骤2之前，先查询所述rtc内核模块在上一次写操作中置出的写操作完成标志位，具体是判断最新反馈回所述总线接口锁存模块的写操作完成状态指示信号是否为逻辑高电平，是则确定到上一次写操作中置出的写操作完成标志位是1，进而确定已经完成上一次写操作，否则需要等待上一次写操作结束并给出前述置高电平的写操作完成状态指示信号；然后开始对所述rtc的相关寄存器执行新的一次写操作或新的一次读操作。本实施例通过查询写操作完成标志位的方式，提高每次读写rtc的相关寄存器的可靠性。进而有效提高了rtc数字电路的工作效率和精确度。
40.需要补充的是，所述主控单元通过所述外围总线对所述rtc的相关寄存器执行新的一次写操作之前、且确定所述主控单元完成上一次写操作之后，将所述写操作完成标志位清零，然后开始对所述rtc的相关寄存器执行新的一次写操作。避免因写操作完成标志位而产生误判。提高读写rtc的相关寄存器的可维护性。
41.作为一种实施方式，在通过所述外围总线对所述rtc的相关寄存器执行读操作之前，若检测到所述外围总线传输过来的待读地址与上一次写操作所获取的待写地址相同，则在查询到所述写操作完成标志位置为1时，开始对所述rtc的相关寄存器执行读操作。其中，上一次写操作所获取的待写地址可以是所述总线接口锁存模块未清除锁存信息之前的地址信息，此时所述上一次写操作可能还没结束、或还没接收到置高的所述写操作完成状态指示信号（所述rtc的相关寄存器输出的应答信号）。本实施例提高读取所述rtc的相关寄存器的稳定性。
42.作为一种实施方式，在所述主控单元向所述rtc的相关寄存器执行第一次写操作
或第一次读操作之前，先通过所述外围总线读取特定地址上的rtc的相关寄存器（rtc寄存器，可以是前述的rtc控制寄存器、前述的rtc分频寄存器、前述的rtc计数器寄存器的其中一种）存储的数据，最好是能实时反映支持持续供电的所述rtc工作电源域的工作电压状态的rtc寄存器；当所述主控单元读取到的数据是预先配置的参考数据时，确定所述rtc工作电源域是可操作的，然后开始向所述rtc的相关寄存器执行写操作或读操作，在本实施例中，所述主控单元后续对所述rtc的相关寄存器执行写操作或读操作前，不再作出前述判断，而是按照前述实施例的方法通过判断写操作完成状态指示信号的方式去查询写操作完成标志位。其中，所述主控单元向所述rtc的相关寄存器执行第一次写操作或第一次读操作之前，读取到的特定地址上的rtc的相关寄存器存储的数据是经过前述的电平转换器的电平转换的结果。需要说明的是，所述硬件架构上电启动，被所述主控单元通过外围总线操作时，认为所述主控电源域是可操作的，不用再作出类似的读值判断。提高所述rtc的相关寄存器访问的效率和可靠性。
43.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。