处理器、阻抗调节方法及电子设备与流程

1.本技术属于集成电路及集成电路芯片设计领域，具体涉及一种处理器、阻抗调节方法及电子设备。


背景技术：

2.随着电子设备的快速发展，电子设备的近场通讯功能日益增强，电子设备所包括的天线越来越多。天线用于执行信号发射工作与信号接收工作，天线工作时所发射的信号对电子设备的处理器的mipi(mobile industry processor interface，移动产业处理器接口)接收端造成了干扰。为提高mipi接收端的抗干扰能力，与mipi接收端的差分接口连接的两个端接电阻所采用的电阻器件的阻抗值理论上应保持一致，为此，该电阻器件存在较高的精度需求。然而，在电阻器件的实际生产过程中，高精度往往伴随着昂贵的生产成本，低精度会导致电阻器件的实际阻抗值与理论阻抗值之间存在一定程度的偏差，使得理论阻抗值相同的两个端接电阻的实际阻抗值之间的差值较大，从而造成对mipi接收端的干扰。
3.在实现本技术过程中，发明人发现现有技术中至少存在如下问题：如何在采用低成本电阻器件的情况下，降低mipi接收端的两个端接电阻的实际阻抗值之间的差值，以提高mipi接收端的抗干扰能力。


技术实现要素：

4.本技术实施例的目的是提供一种处理器、阻抗调节方法及电子设备，能够解决如何在采用低成本电阻器件的情况下，降低mipi接收端的两个端接电阻的实际阻抗值之间的差值，以提高mipi接收端的抗干扰能力。
5.为了解决上述技术问题，本技术是这样实现的：
6.第一方面，本技术实施例提供了一种处理器，所述处理器具有移动产业处理器接口接收端，所述移动产业处理器接口接收端的差分接口的正向端口连接有第一电阻模块，所述接收端的差分接口的负向端口连接有第二电阻模块；其中：
7.第一电阻模块包括第一主电阻单元和多个第一子电阻单元，所述第一子电阻单元包括串联连接的第一子电阻和第一开关，所述第一主电阻单元分别与各所述第一子电阻单元并联；
8.第二电阻模块包括第二主电阻单元和多个第二子电阻单元，所述第二子电阻单元包括串联连接的第二子电阻和第二开关，所述第二主电阻单元分别与各所述第二子电阻单元并联；
9.通过控制各所述第一开关的通断状态，调节所述第一电阻模块的阻抗值，以及，通过控制各所述第二开关的通断状态，调节所述第二电阻模块的阻抗值，使得所述第一电阻模块的阻抗值与所述第二电阻模块的阻抗值之间的差值小于预设阻抗值阈值。
10.第二方面，本技术实施例提供了一种阻抗调节方法，应用于如第一方面所述的处理器，所述方法包括：
11.获取预先设置的阻抗调节策略；
12.按照所述阻抗调节策略，分别对所述第一电阻模块的阻抗值和所述第二电阻模块的阻抗值进行多次调节；
13.获取所述第一电阻模块各次调节后的阻抗值分别对应的所述移动产业处理器接口接收端的误码率作为第一误码率，获取所述第二电阻模块各次调节后的阻抗值分别对应的所述移动产业处理器接口接收端的误码率作为第二误码率；
14.根据各所述第一误码率和各所述第二误码率，在所述第一电阻模块和所述第二电阻模块中确定待调节的目标电阻模块并确定所述目标电阻模块的目标阻抗值。
15.第三方面，本技术实施例提供了一种电子设备，该电子设备包括如第一方面所述的处理器。
16.第四方面，本技术实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第二方面所述的阻抗调节方法的步骤。
17.第四方面，本技术实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第二方面所述的阻抗调节方法的步骤。
18.第五方面，本技术实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第二方面所述的阻抗调节方法。
19.本技术实施例中，处理器具有移动产业处理器接口接收端，移动产业处理器接口接收端的差分接口的正向端口连接有第一电阻模块，移动产业处理器接口的差分接口的负向端口连接有第二电阻模块；其中：第一电阻模块包括第一主电阻单元和多个第一子电阻单元，第一子电阻单元包括串联连接的第一子电阻和第一开关，第一主电阻单元分别与各第一子电阻单元并联；第二电阻模块包括第二主电阻单元和多个第二子电阻单元，第二子电阻单元包括串联连接的第二子电阻和第二开关，第二主电阻单元分别与各第二子电阻单元并联；通过控制各第一开关的通断状态，调节第一电阻模块的阻抗值，通过控制各第二开关的通断状态，调节第二电阻模块的阻抗值，使得第一电阻模块的阻抗值与第二电阻模块的阻抗值之间的差值小于预设阻抗值阈值。通过本技术实施例的技术方案，能够通过控制各第一开关的通断状态，灵活地调节第一电阻模块的阻抗值，且通过控制各第二开关的通断状态，灵活地调节第二电阻模块的阻抗值，在处理器采用低成本的电阻器件的情况下使得理论阻抗值相同的第一电阻模块与第二电阻模块的实际阻抗值之间的差值尽可能减小，从而减少由实际阻抗值之间的差值造成的差模干扰，提高了处理器的移动产业处理器接口接收端的抗干扰能力。
附图说明
20.图1为本技术一实施例提供的处理器的一种结构示意图；
21.图2为本技术一实施例提供的阻抗调节方法的第一种流程示意图；
22.图3为本技术一实施例提供的天线干扰处理器的mipi接收端的工作原理的示意图；
23.图4为本技术一实施例提供的处理器的mipi接收端抗干扰的工作原理的示意图；
24.图5为本技术一实施例提供的阻抗调节方法的第一种阻抗与误码率的关系示意图；
25.图6为本技术一实施例提供的阻抗调节方法的第二种阻抗与误码率的关系示意图；
26.图7为本技术一实施例提供的阻抗调节方法的第二种阻抗与误码率的关系示意图；
27.图8为本技术一实施例提供的阻抗调节方法的第三种流程示意图；
28.图9为本技术一实施例提供的一种电子设备的模块示意图；
29.图10为本技术一实施例提供的一种电子设备的硬件结构示意图。
30.附图标记说明：
31.101
‑
差分接口的正向端口、102
‑
第一电阻模块、1021
‑
第一主电阻单元、1022
‑
第一子电阻单元、10221
‑
第一子电阻、10222
‑
第一开关、103
‑
差分接口的负向端口、104
‑
第二电阻模块、1041
‑
第二主电阻单元、1042
‑
第二子电阻单元、10421
‑
第二子电阻、10422
‑
第二开关；
32.900
‑
电子设备、901
‑
处理器、902
‑
存储器；
33.1000
‑
电子设备、1001
‑
射频单元、1002
‑
网络模块、1003
‑
音频输出单元、1004
‑
输入单元、10041
‑
图形处理器、10042
‑
麦克风、1005
‑
传感器、1006
‑
显示单元、10061
‑
显示面板、1007
‑
用户输入单元、10071
‑
触控面板、10072
‑
其他输入设备、1008
‑
接口单元、1009
‑
存储器、1010
‑
处理器。
具体实施方式
34.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本技术保护的范围。
35.本技术的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
36.下面结合附图，通过具体的实施例及其应用场景对本技术实施例提供的处理器进行详细地说明。
37.图1为本技术一实施例提供的处理器的一种结构示意图。
38.在本说明书中，为便于陈述，将mipi(mobile industry processor interface，移动产业处理器接口)接收端统一称为mipi接收端，将摄像头的移动产业处理器接口发送端统一称为摄像头的mipi发送端，下文不再赘述。
39.如图1所示，处理器具有mipi接收端，mipi接收端的差分接口的正向端口101连接有第一电阻模块102，接收端的差分接口的负向端口103连接有第二电阻模块104；其中：
40.第一电阻模块102包括第一主电阻单元1021和多个第一子电阻单元1022，第一子
电阻单元1022包括串联连接的第一子电阻10221和第一开关10222，第一主电阻单元1021分别与各第一子电阻单元1022并联；
41.第二电阻模块104包括第二主电阻单元1041和多个第二子电阻单元1042，第二子电阻单元1042包括串联连接的第二子电阻10421和第二开关10422，第二主电阻单元1041分别与各第二子电阻单元1042并联；
42.通过控制各第一开关10222的通断状态，调节第一电阻模块102的阻抗值，以及，通过控制各第二开关10422的通断状态，调节第二电阻模块104的阻抗值，使得第一电阻模块的阻抗值与第二电阻模块的阻抗值之间的差值小于预设阻抗值阈值。第一主电阻单元1021可以是一个阻抗值在指定的阻抗值范围内的电阻器件，例如，40ohm(欧姆)到60ohm之间。
43.具体实施时，该第一主电阻单元1021可以是理论阻抗值为指定数值的电阻器件，受电阻器件加工的工艺所限，该电阻器件对应的加工精度范围为指定范围，可以理解为，利用相同的工艺加工得到的多个同种类型的电阻器件，其实际阻抗值和理论阻抗值之间的差值与理论阻抗值之比均在该指定范围之内。
44.例如，针对某个型号的电子设备，该电子设备的处理器所包括的第一主电阻单元1021的理论阻抗值被设置为50ohm。通过加工精度范围为+
‑
20％的加工工艺为多个该型号的电子设备分别生产多个第一主电阻单元1021，生产得到的电阻器件的实际阻抗值可以是42ohm、51ohm、40ohm、58ohm、47ohm、56ohm、60ohm等，即该实际阻抗值均位于理论阻抗值50ohm的80％
‑
120％之间。
45.具体实施时，该第一主电阻单元1021的理论阻抗值可以是预设阻抗值，如50ohm。该第一主电阻单元1021的实际阻抗值可以是未知的。第二主电阻单元1041的理论阻抗值与第一主电阻单元1021的理论阻抗值相同，如50ohm。该第二主电阻单元1041的实际阻抗值可以是未知的。
46.第二主电阻单元1041与第一主电阻单元1021类似，此处不再赘述。
47.虽然第一主电阻单元1021与第二主电阻单元1041的理论阻抗值相同，但实际应用中受电阻器件加工的工艺所限，第一主电阻单元1021与第二主电阻单元1041的实际阻抗值可能存在较大的差异，例如，理论阻抗值为50ohm，第一主电阻单元1021的实际阻抗为42ohm，第二主电阻单元1041的实际阻抗值为56ohm。两个第一主电阻单元1021与第二主电阻单元1041的实际阻抗值之间的差值较大，会产生明显的差模干扰，进而导致受处理器附近的干扰信号影响的mipi接收端在接收数据时发生错误。
48.实际应用中，当mipi接收端所包括的第一主电阻单元1021与第二主电阻单元1041的实际阻抗值之间的差值所造成的差模干扰大于5mv时，会影响mipi链路的正常稳定接收。故可以通过调节第一主电阻单元1021与第二主电阻单元1041的阻抗值，使得第一主电阻单元1021与第二主电阻单元1041的实际阻抗值之差小于理论阻抗值的+
‑
2.5％，以满足差模干扰不大于5mv的要求。该比例数值“+
‑
2.5％”的数值可以通过预先测量第一主电阻单元1021与第二主电阻单元1041的实际阻抗值之差与差模干扰的数值之间的对应关系获得。具体实施时也可以按需求将该比例数值设置为2％或者1.5％等数值，同样可以满足差模干扰不大于5mv，使得mipi链路稳定工作。
49.第一电阻模块的阻抗值与第二电阻模块的阻抗值之间的差值小于预设阻抗值阈值。在一个实施例中，该预设阻抗值阈值可以根据第一电阻模块和第二电阻模块的理论阻
抗值确定。
50.例如，第一电阻模块的理论阻抗值为50ohm，第二电阻模块的理论阻抗值为50ohm，则该理论阻抗值50ohm的+
‑
2.5％为+
‑
1.25ohm，即第一电阻模块的阻抗值与第二电阻模块的阻抗值之间的差值的绝对值可以小于1.25ohm。
51.又例如，第一电阻模块的理论阻抗值为100ohm，第二电阻模块的理论阻抗值为100ohm，则该理论阻抗值100ohm的+
‑
2％为+
‑
2ohm，即第一电阻模块的阻抗值与第二电阻模块的阻抗值之间的差值的绝对值可以小于2ohm。
52.各个第一子电阻10221的阻抗值可以根据预先确定的阻抗调节精度设置。以图1所示的实施例为例进行说明，第一电阻模块102包括6个第一子电阻单元1022，6个第一子电阻单元1022分别对应于不同的比例，包括：1％、1％、2％、5％、10％、20％。
53.当需要将第一电阻模块102的阻抗值从第一主电阻单元1021的实际阻抗值降低1％时，可以通过控制1％所对应的其中一个第一子电阻单元1022中的第一开关10222的通断状态从断开变更为导通；当需要将第一电阻模块102的阻抗值从第一主电阻单元1021的实际阻抗值降低2％时，可以通过同时控制1％所对应的两个第一子电阻单元1022中的第一开关10222的通断状态从断开变更为导通；当需要将第一电阻模块102的阻抗值从第一主电阻单元1021的实际阻抗值降低3％时，可以通过同时控制1％所对应的一个第一子电阻单元1022中的第一开关10222的通断状态从断开变更为导通和控制2％所对应的第一子电阻单元1022中的第一开关10222的通断状态从断开变更为导通
……
同理，通过该6个第一子电阻单元1022，可以实现最小达到1％的步进减小第一电阻模块102的阻抗值。
54.第一主电阻单元1021分别与各第一子电阻单元1022并联，且各第一子电阻单元1022均包括第一开关10222，通过控制该第一开关10222的通断状态，可以实现第一电阻模块102的阻抗值在一定范围内微调节。
55.第二主电阻单元1041分别与各第二子电阻单元1042并联，且各第二子电阻单元1042均包括第二开关10422，通过控制该第二开关10422的通断状态，可以实现第二电阻模块104的阻抗值在一定范围内微调节。
56.可选地，mipi接收端用于接收摄像头的mipi发送端所发送的图像数据。
57.摄像头可以是与mipi接收端属于同一电子设备的摄像头。mipi发送端可以发送图像数据至mipi接收端。
58.在mipi接收端受到天线或其他rf(radio frequency，射频)干扰的情况下，若第一电阻模块102与第二电阻模块104的阻抗值之差较大时，可能会导致mipi接收端所接受到的眼图异常，例如，在拍照时出现竖条纹。
59.如图1所示的实施例中，处理器具有mipi接收端，接收端的差分接口的正向端口101连接有第一电阻模块102，差分接口的负向端口103连接有第二电阻模块104；其中：第一电阻模块102包括第一主电阻单元1021和多个第一子电阻单元1022，第一子电阻单元1022包括串联连接的第一子电阻10221和第一开关10222，第一主电阻单元1021分别与各第一子电阻单元1022并联；第二电阻模块104包括第二主电阻单元1041和多个第二子电阻单元1042，第二子电阻单元1042包括串联连接的第二子电阻10421和第二开关10422，第二主电阻单元1041分别与各第二子电阻单元1042并联；通过控制各第一开关10222的通断状态，调节第一电阻模块102的阻抗值，通过控制各第二开关10422的通断状态，调节第二电阻模块
104的阻抗值。通过本技术实施例的技术方案，能够通过控制各第一开关10222的通断状态，灵活地调节第一电阻模块102的阻抗值，且通过控制各第二开关10422的通断状态，灵活地调节第二电阻模块104的阻抗值，使得第一电阻模块102的阻抗值与第二电阻模块104的阻抗值之间的差值小于预设阻抗值阈值。通过本技术实施例的技术方案，能够通过控制各第一开关10222的通断状态，灵活地调节第一电阻模块102的阻抗值，且通过控制各第二开关10422的通断状态，灵活地调节第二电阻模块104的阻抗值，在处理器采用低成本的电阻器件的情况下使得理论阻抗值相同的第一电阻模块与第二电阻模块的实际阻抗值之间的差值尽可能减小，从而减少由实际阻抗值之间的差值造成的差模干扰，提高了处理器的移动产业处理器接口接收端的抗干扰能力。
60.基于相同的技术构思，本技术实施例还可以提供一种阻抗调节方法，如图2所示，该阻抗处理方法应用于前述的处理器实施例。
61.图2为本技术一实施例提供的阻抗调节方法的第一种流程示意图。
62.首先，结合图2和图3说明天线干扰处理器的mipi接收端的工作原理以及本技术实施例所提供的阻抗调节方法如何在天线干扰处理器的mipi接收端情况下提高抗干扰性。
63.图3为本技术一实施例提供的天线干扰处理器的mipi接收端的工作原理的示意图。
64.如图3所示，天线对处理器的mipi接收端造成rf干扰，可以理解为，天线向mipi接收端的差分接口发送干扰信号。该干扰信号中，差分正信号被差分接口的正向端口101接收，差分负信号被差分接口的负向端口103接收。该差分正信号经过第一电阻模块102后，该第一电阻模块102受到共模干扰vp_rf。该差分负信号经过第二电阻模块104后，该第二电阻模块104受到共模干扰vn_rf。
65.图中的zp用于表示第一电阻模块102的阻抗值，图中的zn用于表示第二电阻模块104的阻抗值。在理想条件下，zp＝zn，则第一电阻模块102受到的共模干扰vp_rf＝第二电阻模块104受到的共模干扰vn_rf，此时，差模干扰vdiff_rf＝vp_rf
‑
vn_rf＝0，即mipi接收端不存在差模干扰。但受加工工艺所限，实际上zp往往不等于zn。
66.若zp不等于zn，该第一电阻模块102受到的共模干扰vp_rf与第二电阻模块104受到的共模干扰vn_rf可以转化一部分为差模干扰，即vp_rf
‑
vn_rf≠0，即mipi接收端将产生差模干扰。
67.在mipi接收端接收摄像头的mipi发送端所发送的图像数据的应用场景中，若mipi接收端产生差模干扰，可能会导致mipi接收端所接受到的眼图异常，例如，在拍照时出现竖条纹。
68.图4为本技术一实施例提供的处理器的mipi接收端抗干扰的工作原理的示意图。
69.图4可以视为将图1所示的处理器应用于图3中的天线干扰处理器的mipi接收端的场景中，以克服第一电阻模块102与与第二电阻模块104的阻抗值不同所导致的差模干扰。
70.如图，第一主电阻单元1021分别与各第一子电阻单元1022并联，且各第一子电阻单元1022均包括第一开关10222，通过控制该第一开关10222的通断状态，可以实现第一电阻模块102的阻抗值在一定范围内微调节。第二主电阻单元1041分别与各第二子电阻单元1042并联，且各第二子电阻单元1042均包括第二开关10422，通过控制该第二开关10422的通断状态，可以实现第二电阻模块104的阻抗值在一定范围内微调节。
71.通过在一定范围内微调节第一电阻模块102的阻抗值，或者，在一定范围内微调节第二电阻模块104的阻抗值，能够使得第一电阻模块102的阻抗值与第二电阻模块104的阻抗值非常接近，几乎视为相同的阻抗值，从而降低了差模干扰，提高了处理器的mipi接收端的抗干扰性。
72.参照图2所示，步骤s202中，获取预先设置的阻抗调节策略。
73.阻抗调节策略，可以包括各个第一开关的通断顺序，也可以包括调节精度。例如，默认各个第一开关的初始通断状态为断开状态，在第一调节步骤中导通1％所对应的第一个第一开关；在第二调节步骤中导通1％所对应的第二个第一开关；在第三调节步骤中断开1％所对应的第二个第一开关且导通2％所对应的第一开关；在第四调节步骤中导通1％所对应的第二个第一开关；在第五调节步骤中断开1％所对应的第一个和第二个第一开关，断开2％所对应的第一开关，且导通5％所对应的第一开关
……
该阻抗调节策略可以用于实现控制第一电阻模块按照1％、2％、3％、4％、5％等比例依次降低阻抗值。
74.步骤s204，按照阻抗调节策略，分别对第一电阻模块的阻抗值和第二电阻模块的阻抗值进行多次调节。
75.具体实施时，可以先在保持第二电阻模块的阻抗值不变的情况下，按照阻抗调节策略多次降低第一电阻模块的阻抗值，再在保持第一电阻模块的阻抗值不变的情况下，按照阻抗调节策略多次降低第二电阻模块的阻抗值。也可以先在保持第一电阻模块的阻抗值不变的情况下，按照阻抗调节策略多次降低第二电阻模块的阻抗值，再在保持第二电阻模块的阻抗值不变的情况下，按照阻抗调节策略多次降低第一电阻模块的阻抗值。
76.通过在保持第二电阻模块的阻抗值不变的情况下，按照阻抗调节策略多次降低第一电阻模块的阻抗值，可以使得mipi接收端的误码率随着第一电阻模块的阻抗值多次降低而多次变化。
77.通过在保持第一电阻模块的阻抗值不变的情况下，按照阻抗调节策略多次降低第二电阻模块的阻抗值，可以使得mipi接收端的误码率随着第二电阻模块的阻抗值多次降低而多次变化。
78.可选地，按照阻抗调节策略，分别对第一电阻模块的阻抗值和第二电阻模块的阻抗值进行多次调节，包括：根据预设处理顺序，在第一电阻模块和第二电阻模块中确定第一待处理模块和第二待处理模块；按照阻抗调节策略，在保持第二待处理模块的阻抗值不变的情况下，通过控制第一待处理模块对应的开关的通断状态，以多次调节第一待处理模块的阻抗值；按照阻抗调节策略，在保持第一待处理模块的阻抗值不变的情况下，通过控制第二待处理模块对应的开关的通断状态，以多次调节第二待处理模块的阻抗值。
79.预设处理顺序，可以是先对第一电阻模块的阻抗值进行多次调节，再对第二电阻模块的阻抗值进行多次调节；也可以是先对第二电阻模块的阻抗值进行多次调节，再对第一电阻模块的阻抗值进行多次调节。若先对第一电阻模块的阻抗值进行多次调节，再对第二电阻模块的阻抗值进行多次调节，则可以将该第一电阻模块确定为第一待处理模块，将第二电阻模块确定为第二待处理模块，反过来同理。
80.可选地，按照阻抗调节策略，在保持第二待处理模块的阻抗值不变的情况下，通过控制第一待处理模块对应的开关的通断状态，以多次调节第一待处理模块的阻抗值，包括：若第一待处理模块为第一电阻模块，根据阻抗调节策略，确定各第一开关的通断顺序；按照
通断顺序控制各第一开关的通断状态，以多次调节第一电阻模块的阻抗值。
81.例如，默认各个第一开关的初始通断状态为断开状态，首先，导通1％所对应的第一个第一开关；接着，导通1％所对应的第二个第一开关；然后，断开1％所对应的第二个第一开关且导通2％所对应的第一开关；接下来，导通1％所对应的第二个第一开关；然后，断开1％所对应的第一个和第二个第一开关，断开2％所对应的第一开关，且导通5％所对应的第一开关
……
按照前述的通断顺序控制各第一开关的通断状态，以分别按照1％、2％、3％、4％、5％等比例逐步降低第一电阻模块的阻抗值。
82.步骤s206，获取第一电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率作为第一误码率，获取第二电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率作为第二误码率。
83.具体实施时，第一电阻模块各次调节后的阻抗值可以是单调递减的多个阻抗值，在第一电阻模块调节为各个阻抗值时记录mipi接收端的误码率，将该误码率作为第一误码率。可以将该单调递减的多个阻抗值作为直角坐标系的横坐标，将第一误码率作为该直角坐标系的纵坐标，进而构成用于描述阻抗值与第一误码率的对应关系的关系图，该关系图一方面直观地反映第一误码率的误码率变化规律，另一方面也可以用于在后续步骤中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值。
84.第二误码率与第一误码率相似，此处不再赘述。
85.步骤s208，根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值。
86.具体实施时，可以通过各第一误码率得到多次调节第一电阻模块后的多个阻抗值与各第一误码率的对应关系作为第一对应关系，可以通过各第二误码率得到多次调节第二电阻模块后的多个阻抗值与各第二误码率的对应关系作为第二对应关系。
87.第一对应关系和第二对应关系可以反映出第一电阻模块和第二电阻模块的阻抗值之间的差值是否大于指定的数值，也可以在第一电阻模块和第二电阻模块的阻抗值之间的差值大于指定的数值的情况下反映出第一电阻模块和第二电阻模块的阻抗值哪个更大，即反映出哪个是需要进行调节的目标电阻模块。
88.可选地，在根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值之前，还包括：获取mini接收端的初始误码率；根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块目标阻抗值，包括：若初始误码率小于第一概率阈值，则根据各第一误码率和各第二误码率，按照第一处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值；若述初始误码率大于等于第一概率阈值，则根据各第一误码率和各第二误码率，按照第二处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值。
89.获取mini接收端的初始误码率，指的是，在调节第一电阻模块之前，且在调节第二电阻模块之前，mini接收端的误码率。
90.第一概率阈值可以是一个非常接近0的概率阈值。实际应用中，误码率非常接近0的时候，mipi接收端的数据接收效果可以等同于误码率为0时的数据接收效果,
91.若初始误码率小于第一概率阈值，则可以确定第一电阻模块与第二电阻模块的阻
抗值非常接近。此时可以不对第一电阻模块与第二电阻模块中的任一电阻模块进行调节，也可以根据各第一误码率和各第二误码率，按照第一处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值。
92.若初始误码率大于等于第一概率阈值，则可以确定第一电阻模块与第二电阻模块的阻抗值之间的差异较明显。此时可以根据各第一误码率和各第二误码率，按照第二处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值。
93.可选地，根据各第一误码率和各第二误码率，按照第一处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值，包括：根据各第一误码率，确定当第一误码率大于等于第二概率阈值时，第一电阻模块的最低阻抗值作为第一阻抗值；根据各第二误码率，确定当第二误码率大于等于第二概率阈值时，第二电阻模块的最低阻抗值作为第二阻抗值；根据第一阻抗值和第二阻抗值的大小比较结果，在第一电阻模块和第二电阻模块中确定目标电阻模块；根据第一阻抗值和第二阻抗值确定目标电阻模块的目标阻抗值。
94.此处可以结合图5说明本实施例。图5为本技术一实施例提供的阻抗调节方法的第一种阻抗与误码率的关系示意图。
95.根据各第一误码率，确定当第一误码率大于等于第二概率阈值时第一电阻模块的最低阻抗值作为第一阻抗值，例如，图5中的x％所对应的阻抗值。需要注意的是，在前述步骤中调节第一电阻模块的阻抗值时，可以根据阻抗调节策略所包括的各个比例来降低第一电阻模块的阻抗值，则此处第一阻抗值也可以通过该阻抗调节策略所包括的各个比例来表示。
96.根据各第二误码率，确定当第二误码率大于等于第二概率阈值时第二电阻模块的最低阻抗值作为第二阻抗值，例如，图5中的y％所对应的阻抗值。
97.根据第一阻抗值和第二阻抗值的大小比较结果，在第一电阻模块和第二电阻模块中确定目标电阻模块，例如，图5中x％<y％，则将y％所对应的第二电阻模块确定为目标电阻模块。
98.根据第一阻抗值和第二阻抗值确定目标电阻模块的目标阻抗值，具体实施时，例如，目标阻抗值可以是(y％
‑
x％)/2。
99.可选地，根据各第一误码率和各第二误码率，按照第二处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值，包括：根据各第一误码率和各第二误码率和预设的误码率变化规律，从第一电阻模块和第二电阻模块中确定符合误码率变化规律的目标电阻模块；将目标电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率作为第三误码率，根据各第三误码率，确定当第三误码率小于第三概率阈值时，目标电阻模块的最低阻抗值作为第三阻抗值，目标电阻模块的最高阻抗值作为第四阻抗值；根据第三阻抗值和第四阻抗值确定目标电阻模块的目标阻抗值。
100.此处可以结合图6和图7说明本实施例。图6为本技术一实施例提供的阻抗调节方法的第二种阻抗与误码率的关系示意图。图7为本技术一实施例提供的阻抗调节方法的第三种阻抗与误码率的关系示意图。
101.根据各第一误码率和各第二误码率和预设的误码率变化规律，从第一电阻模块和第二电阻模块中确定符合误码率变化规律的目标电阻模块。预设的误码率变化规律可以包括：对于阻抗值较小的电阻模块，随着阻抗值单调递减，各个阻抗值对应的误码率单调递
增；还可以包括：对于阻抗值较大的电阻模块，随着阻抗值单调递减，各个阻抗值对应的误码率先减小至零，再保持不变一段，再增大。
102.如图6所示，第一电阻模块，即zp，第二电阻模块，即zn，则可以根据图中zn的误码率变化规律确定zn的阻抗值较小，可以根据图中zp的误码率变化规律确定zp的阻抗值较大，进而将zp确定为目标电阻模块。
103.确定当第三误码率小于第三概率阈值时目标电阻模块的最低阻抗值作为第三阻抗值，确定当第三误码率小于第三概率阈值时目标电阻模块的最高阻抗值作为第四阻抗值，例如，确定第三阻抗值为图6中x％所对应的阻抗值，确定第四阻抗值为图6中y％所对应的阻抗值。
104.根据第三阻抗值和第四阻抗值确定目标电阻模块的目标阻抗值，具体实施时，例如，目标阻抗值可以是(x％+y％)/2。
105.在图7中，第一电阻模块，即zp，第二电阻模块，即zn。，则可以根据图中zn的误码率变化规律确定zn的阻抗值较大，可以根据图中zp的误码率变化规律确定zp的阻抗值较小，进而将zn确定为目标电阻模块。
106.确定当第三误码率小于第三概率阈值时目标电阻模块的最低阻抗值作为第三阻抗值，确定当第三误码率小于第三概率阈值时目标电阻模块的最高阻抗值作为第四阻抗值，例如，确定第三阻抗值为图7中x％所对应的阻抗值，确定第四阻抗值为图7中y％所对应的阻抗值。
107.根据第三阻抗值和第四阻抗值确定目标电阻模块的目标阻抗值，具体实施时，例如，目标阻抗值可以是(x％+y％)/2。
108.可选地，在根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值之后，还包括：根据目标阻抗值，确定目标电阻模块所包括的各个开关的目标通断状态；按照各个开关的目标通断状态控制目标电阻模块所包括的各个开关的通断，以调节目标电阻模块的阻抗值至目标阻抗值。
109.根据目标阻抗值，确定目标电阻模块所包括的各个开关的目标通断状态，例如，目标阻抗值为5％所对应的阻抗值，则确定目标电阻模块所包括的各个开关的目标通断状态为，5％所对应的第一子开关的目标通断状态为导通状态，其他各个第一子开关均为断开状态。
110.按照各个开关的目标通断状态控制目标电阻模块所包括的各个开关的通断，以调节目标电阻模块的阻抗值至目标阻抗值，可以是，先确定目标电阻模块的各个开关当前的通断状态，再根据各个开关的目标通断状态和当前的通断状态，确定需要调节的开关以及针对该开关的调节操作为导通还是断开。
111.如图2所示的实施例中，获取预先设置的阻抗调节策略；按照阻抗调节策略，分别对第一电阻模块的阻抗值和第二电阻模块的阻抗值进行多次调节；获取第一电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率作为第一误码率，获取第二电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率作为第二误码率；根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值。通过本技术实施例的技术方案，能够通过控制各第一开关的通断状
态，灵活地调节第一电阻模块的阻抗值，且通过控制各第二开关的通断状态，灵活地调节第二电阻模块的阻抗值，在处理器采用低成本的电阻器件的情况下使得理论阻抗值相同的第一电阻模块与第二电阻模块的实际阻抗值之间的差值尽可能减小，从而减少由实际阻抗值之间的差值造成的差模干扰，提高了处理器的移动产业处理器接口接收端的抗干扰能力。
112.图8为本技术一实施例提供的阻抗调节方法的第二种流程示意图。
113.参照图8所示，步骤s802，进入电阻自动修正模式。
114.步骤s804，控制干扰信号发射源按照预设功率发射干扰信号。
115.此处步骤s804的执行主体可以是通过人工控制的干扰信号发射源。该干扰信号发射源可以位于实施阻抗调节方法的处理器所处的电子设备外部。预设功率可以是该干扰信号发射源的最大发射功率。
116.步骤s806，在保持第一电阻模块的阻抗值不变的情况下多次调节第二电阻模块的阻抗值，以及在保持第二电阻模块的阻抗值不变的情况下多次调节第一电阻模块的阻抗值。
117.步骤s808，获取初始误码率、第一电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率以及第二电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率。
118.步骤s810，判断初始误码率是否大于等于第一概率阈值。
119.若是，则执行步骤s812；若否，则执行步骤s814。
120.步骤s812，确定第一电阻模块和第二电阻模块中的目标电阻模块以及该目标电阻模块的目标阻抗值为(x％+y％)/2。
121.步骤s814，定第一电阻模块和第二电阻模块中的目标电阻模块以及该目标电阻模块的目标阻抗值为(y％
‑
x％)/2。
122.步骤s816，保存目标阻抗值。
123.如图8所示的实施例可以实现上述阻抗调节方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
124.可选地，如图9所示，本技术实施例还提供一种电子设备900，包括处理器901，存储器902，存储在存储器902上并可在所述处理器901上运行的程序或指令，该程序或指令被处理器901执行时实现上述阻抗调节方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
125.处理器901可以包括如前述的处理器实施例中的各个结构，此处不再赘述。
126.需要说明的是，本技术实施例中的电子设备包括上述所述的移动电子设备和非移动电子设备。
127.图10为实现本技术实施例的一种电子设备的硬件结构示意图。
128.该电子设备1000包括但不限于：射频单元1001、网络模块1002、音频输出单元1003、输入单元1004、传感器1005、显示单元1006、用户输入单元1007、接口单元1008、存储器1009、以及处理器1010等部件。
129.图中的处理器1010可以包括如前述的处理器实施例中的各个结构，此处不再赘述。本领域技术人员可以理解，电子设备1000还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器1010逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图10出的电子设备结构并不构成对电子设备的限定，电
子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。
130.其中，处理器1010，用于获取预先设置的阻抗调节策略；
131.按照阻抗调节策略，分别对第一电阻模块的阻抗值和第二电阻模块的阻抗值进行多次调节；
132.获取第一电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率作为第一误码率，获取第二电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率作为第二误码率；
133.根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值。
134.通过本技术实施例的技术方案，能够通过控制各第一开关的通断状态，灵活地调节第一电阻模块的阻抗值，且通过控制各第二开关的通断状态，灵活地调节第二电阻模块的阻抗值，在处理器采用低成本的电阻器件的情况下使得理论阻抗值相同的第一电阻模块与第二电阻模块的实际阻抗值之间的差值尽可能减小，从而减少由实际阻抗值之间的差值造成的差模干扰，提高了处理器的移动产业处理器接口接收端的抗干扰能力。
135.可选地，在根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值之前，处理器1010，还用于：
136.取mini接收端的初始误码率；
137.根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值，包括：
138.若初始误码率小于第一概率阈值，则根据各第一误码率和各第二误码率，按照第一处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值；
139.若初始误码率大于等于第一概率阈值，则根据各第一误码率和各第二误码率，按照第二处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值。
140.可选地，处理器1010，还用于：
141.根据各第一误码率和各第二误码率，按照第一处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值，包括：
142.根据各第一误码率，确定当第一误码率大于等于第二概率阈值时，第一电阻模块的最低阻抗值作为第一阻抗值；根据各第二误码率，确定当第二误码率大于等于第二概率阈值时，第二电阻模块的最低阻抗值作为第二阻抗值；
143.根据第一阻抗值和第二阻抗值的大小比较结果，在第一电阻模块和第二电阻模块中确定目标电阻模块；
144.根据第一阻抗值和第二阻抗值确定目标电阻模块的目标阻抗值。
145.可选地，处理器1010，还用于：
146.根据各第一误码率和各第二误码率，按照第二处理方式确定待调节的目标电阻模块以及目标电阻模块的目标阻抗值，包括：
147.根据各第一误码率和各第二误码率和预设的误码率变化规律，从第一电阻模块和第二电阻模块中确定符合误码率变化规律的目标电阻模块；
148.将目标电阻模块各次调节后的阻抗值分别对应的mipi接收端的误码率作为第三误码率，根据各第三误码率，确定当第三误码率小于第三概率阈值时，目标电阻模块的最低阻抗值作为第三阻抗值，目标电阻模块的最高阻抗值作为第四阻抗值；
149.根据第三阻抗值和第四阻抗值确定目标电阻模块的目标阻抗值。
150.可选地，处理器1010，还用于：
151.按照阻抗调节策略，分别对第一电阻模块的阻抗值和第二电阻模块的阻抗值进行多次调节，包括：
152.根据预设处理顺序，在第一电阻模块和第二电阻模块中确定第一待处理模块和第二待处理模块；
153.按照阻抗调节策略，在保持第二待处理模块的阻抗值不变的情况下，通过控制第一待处理模块对应的开关的通断状态，以多次调节第一待处理模块的阻抗值；
154.按照阻抗调节策略，在保持第一待处理模块的阻抗值不变的情况下，通过控制第二待处理模块对应的开关的通断状态，以多次调节第二待处理模块的阻抗值。
155.可选地，处理器1010，还用于：
156.按照阻抗调节策略，在保持第二待处理模块的阻抗值不变的情况下，通过控制第一待处理模块对应的开关的通断状态，以多次调节第一待处理模块的阻抗值，包括：
157.若第一待处理模块为第一电阻模块，根据阻抗调节策略，确定各第一开关的通断顺序；
158.按照通断顺序控制各第一开关的通断状态，以多次调节第一电阻模块的阻抗值。
159.可选地，在根据各第一误码率和各第二误码率，在第一电阻模块和第二电阻模块中确定待调节的目标电阻模块并确定目标电阻模块的目标阻抗值之后，处理器1010，还用于：
160.根据目标阻抗值，确定目标电阻模块所包括的各个开关的目标通断状态；
161.按照各个开关的目标通断状态控制目标电阻模块所包括的各个开关的通断，以调节目标电阻模块的阻抗值至目标阻抗值。
162.通过本技术实施例，能够获取mini接收端的初始误码率，比较初始误码率和第一概率阈值的大小，进而根据比较结果采用不同的处理方式确定目标电阻模块及目标电阻模块的目标阻抗值；通过第一处理方式，能够在第一电阻模块与第二电阻模块的阻抗值之间的差距较小时选择合适的目标电阻模块并确定对应的目标阻抗值；通过第二处理方式，能够在第一电阻模块与第二电阻模块的阻抗值之间的差距较大时将阻抗值较大的电阻模块确定为目标电阻模块并确定对应的目标阻抗值；通过阻抗调节策略，确定各第一开关的通断顺序，能够控制各第一开关实现多次调节第一电阻模块的阻抗值；通过确定目标电阻模块所包括的各个开关的目标通断状态，能够控制目标电阻模块所包括的各个开关的通断实现将目标电阻模块的阻抗值降低至目标阻抗值。
163.应理解的是，本技术实施例中，输入单元1004可以包括图形处理器(graphics processing unit，gpu)10041和麦克风10042，图形处理器10041对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。显示单元1006可包括显示面板10061，可以采用液晶显示器、有机发光二极管等形式来配置显示面板10061。用户输入单元1007包括触控面板10071以及其他输入设备10072。触控面板
10071，也称为触摸屏。触控面板10071可包括触摸检测装置和触摸控制器两个部分。其他输入设备10072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆，在此不再赘述。存储器1009可用于存储软件程序以及各种数据，包括但不限于应用程序和操作系统。处理器1010可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器1010中。
164.本技术实施例还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述阻抗调节方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
165.其中，所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质，包括计算机可读存储介质，如计算机只读存储器(read
‑
only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等。
166.本技术实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述阻抗调节方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
167.应理解，本技术实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。
168.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本技术实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
169.通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分可以以计算机软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，或者网络设备等)执行本技术各个实施例所述的方法。
170.上面结合附图对本技术的实施例进行了描述，但是本技术并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本技术的启示下，在不脱离本技术宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本技术的保护之内。